• 제목/요약/키워드: Extensible processor

검색결과 11건 처리시간 0.029초

Fast Generation of Multiple Custom Instructions under Area Constraints

  • Wu, Di;Lee, Im-Yong;Ahn, Jun-Whan;Choi, Ki-Young
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제11권1호
    • /
    • pp.51-58
    • /
    • 2011
  • Extensible processors provide an efficient mechanism to boost the performance of the whole system without losing much flexibility. However, due to the intense demand of low cost and power consumption, customizing an embedded system has been more difficult than ever. In this paper, we present a framework for custom instruction generation considering both area constraints and resource sharing. We also present how we can speed up the process through pruning and library-based design space exploration.

FPGA를 이용한 32-Bit RISC-V 프로세서 설계 및 평가 (Design and Evaluation of 32-Bit RISC-V Processor Using FPGA)

  • 장선경;박상우;권구윤;서태원
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제11권1호
    • /
    • pp.1-8
    • /
    • 2022
  • RISC-V는 오픈 소스 명령어 집합 구조로, 간단한 기본 구조를 가지며 목적에 따라 명령어 집합을 유연하게 확장할 수 있다. 본 논문에서는 소형, 저전력 32-bit RISC-V 프로세서를 설계하여 RISC-V 임베디드 시스템 연구를 위한 기반을 마련하고자 하였다. 설계한 프로세서는 2단계 파이프라인으로 구성하였고, RISC-V ISA 중 FENCE, EBREAK 명령어를 제외한 32-bit 정수형 ISA 및 인터럽트 처리를 위한 특권 ISA를 지원한다. Vivado Design Suite를 이용하여 합성한 결과 Xilinx Zynq-7000 FPGA에서 1895개의 LUT 및 1195개의 플립플롭을 사용하였고, 0.001W의 전력을 소모하였다. 이를 GPIO, UART, 타이머와 함께 시스템을 구성하여 합성하였고, FPGA 상에서 FreeRTOS를 포팅하여 16MHz에서의 동작을 검증하였다. Dhrystone, Coremark 벤치마크를 통해 성능을 측정하여 목적에 따라 확장 가능한 저전력 고효율 프로세서임을 보였다.

고속 궤도차량의 동역학 해석을 위한 소프트웨어 개발 (A Software Development for the Dynamic Analysis of a High Mobility Tracked Vehicle)

  • 이병훈;서병일
    • 대한기계학회논문집A
    • /
    • 제33권1호
    • /
    • pp.89-97
    • /
    • 2009
  • In this paper, a computer software for dynamic analysis of a high mobility tracked vehicle with pre/post processor is developed. Model of a tracked vehicle is composed of chassis, turret, mount, gun, and road-wheel assembly. Track is modeled as an extensible cable and the track tensions are applied on the wheels as external forces. The system equations of motion and constraint acceleration equations are derived in the joint coordinate space using the velocity transformation method. The pre and post processors are developed using the Visual C++.

RISC-V 프로세서의 모의실행 및 합성 (Simulation and Synthesis of RISC-V Processor)

  • 이종복
    • 한국인터넷방송통신학회논문지
    • /
    • 제19권1호
    • /
    • pp.239-245
    • /
    • 2019
  • RISC-V는 프로세서의 혁신을 위하여 개방형 표준 협력을 통하여 개발된 무료이며 개방된 명령어집합 아키텍처 프로세서이다. 산업체와 학계의 협동으로 태동한 RISC-V는 프로세서 구조에 새로운 수준의 하드웨어 및 소프트웨어의 자유를 가져다주면서 확장 가능하기 때문에, 향후 50 년의 컴퓨터 설계와 혁신에 견인차 역할을 할 것으로 기대된다. 본 논문에서는 RISC-V가 개발되고 도입됨에 따라, 산술논리, 메모리, 분기, 제어 및 상태레지스터, 환경호출 및 중단점으로 구성된 명령어 아키텍처를 고찰하고 특징을 살펴보았다. 또한 Verilog를 이용하여 설계된 RISC-V 프로세서를 ModelSim으로 모의실행하고 Quartus-II로 합성한 결과, RISC-V의 38 개 명령어를 성공적으로 수행할 수 있었다.

Zynq EPP를 이용한 모터 제어기의 하드웨어 구현 (Hardware Implementation of Motor Controller Based on Zynq EPP(Extensible Processing Platform))

  • 문용선;임승우;이영필;배영철
    • 한국전자통신학회논문지
    • /
    • 제8권11호
    • /
    • pp.1707-1712
    • /
    • 2013
  • 본 논문에서는 기존의 DSP, MCU, FPGA 기반의 모션 제어기들의 구조적인 문제점을 개선하기 위하여 최신 All Programmable SoC 인 Zynq EPP를 이용한 FPGA + 임베디드 프로세서 기반의 모터 제어기에 대한 하드웨어를 구현하였다. 구현한 모터 제어기는 FPGA와 임베디드 프로세서의 장점을 융합한 제어기로서 고속의 모터 제어용 신호처리 부분은 FPGA 기반의 모터 제어기가 수행한다. 복잡한 소수연산 등의 알고리즘 처리가 요구되는 모션 프로파일 및 기구학 계산 등은 듀얼 코어 기반의 임베디드 프로세서에서 처리하여 하나의 칩에서 분산처리 효과를 실현할 수 있는 구조적인 장점을 가진다. 또한 FPGA 상에 구현된 모터 제어 IP 코어의 추가를 통하여 손쉬운 다축 모터 제어기로의 구성이 가능한 장점도 가진다.

내장형 ARM 보드를 이용한 전광판 시스템 설계에 관한 연구 (A Study on Design of the Electric Sign Board System using Embedded ARM Board)

  • 최재우
    • 한국산학기술학회논문지
    • /
    • 제5권3호
    • /
    • pp.241-246
    • /
    • 2004
  • 본 논문은 ARM7TDMI 칩을 사용하여 모듈단위의 확장이 가능하도록 전광판 시스템을 설계하고 자체적인 한글 입출력 처리가 가능하도록 하였다. 전광판 시스템에 사용자가 원하는 표출문구의 입력, 편집을 쉽고 편리하게 할 수 있는 여러 가지 형태의 입력방법에 대해 연구하였다. PC와 PDA에 의한 유/무선 문구입력이 가능하게 하였고 한글오토마타를 구현하여 리모트 컨트롤러에 의한 표출문구 입력도 가능하게 하였다. 또한 LINUX OS가 포팅 된 PXA255프로세서 기반의 내장형 보드에서 그래픽 라이브러리 툴인 QT/Embedded 2.3.7을 터치패널사용이 가능하도록 포팅하여 원격지의 전광판에 문구를 이더넷 통신방법에 의해 쉽게 바꿀 수 있게 하였다. 본 연구에서 설계한 시스템은 한글에 대한 코드 값만 저장하는 방식이므로 기존 전광판 시스템보다 많은 양의 사용자 정의 문구를 시스템에 저장하여 사용할 수 있다는 장점을 가지고 있다.

  • PDF

효율적이고 확장성 있는 다중-프로세서 시스템 시뮬레이터 (Efficient and Extensible Multi-processor System Simulator)

  • 김희경;박해우;양회석;하순회
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
    • /
    • pp.494-499
    • /
    • 2008
  • 임베디드 시스템이 주목받으면서 개발상의 편의를 위해 시스템 시뮬레이터가 다양한 용도로 사용되고 있다. 시스템이 복잡해지고 소프트웨어의 규모가 커지면서 이러한 시스템 시뮬레이터들에 있어 그 성능은 매우 중요한 이슈가 되고 있는데, 본 논문에서는 공유 메모리를 사용하여 통신하는 다중 프로세서 시스템에서 동기화 횟수를 줄이는 방법을 제안하고 이를 기반으로 한 다중 프로세서 시스템 시뮬레이터를 개발하였다. 이 시뮬레이터는 프로세서 시뮬레이터의 내부를 크게 고치지 않고 공유 메모리 접근만을 가로채 동작이 가능하므로 쉽게 다양한 종류의 프로세서를 연결할 수 있는 확장성 역시 가지고 있다. 제안하는 동기화 기법과 개발된 시뮬레이터는 7개의 프로세서를 사용하여 동작하는 JPEG 인코더 예제의 구동을 통해 테스트되었으며, 이를 통해 인과율을 깨뜨리지 않고도 빠른 시뮬레이션이 가능함을 확인할 수 있었다.

  • PDF

북한 서광사무처리 3.0 파일 구조 분석 (Analysis File Format of Seogwang Document Processor 3.0 in North Korea)

  • 최준형;강동수
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2019년도 춘계학술발표대회
    • /
    • pp.335-338
    • /
    • 2019
  • 북한에서 운영하고 있는 오피스 프로그램인 서광사무처리 3.0은 ODF(Open Document Format) 파일 포맷을 입력으로 받아 문서를 처리한다. ODF는 여러 개의 XML(Extensible Markup Language) 파일로 구성되어 있고, 하위 노드들을 통해서 파일 구조를 정의한다. 이러한 서광사무처리 3.0의 ODF 파일 구조를 하위 프로그램별 입력받는 파일 확장자에 따라 공통 영역과 가변 영역으로 비교하고, CVE(Common Vulnerabilities and Exposures)를 통해 ODF와 XML 주요 취약점을 분석한다.

마이크로커널 구조가 캐시 메모리의 성능에 미치는 영향 (Effect of Microkernel Structure on Cache Memory Performance)

  • 장문석;고건
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제27권1호
    • /
    • pp.68-80
    • /
    • 2000
  • 모듈화된 구조를 지향하는 현대 소프트웨어 기술의 발전은 캐시 메모리의 성능에 큰 변화를 가져오고 있다. 최근 운영체제 분야에서 새로운 설계 기술로 부각되고 있는 마이크로커널은 모듈화된 구조를 가지고 있어 이식성과 확장성이 우수하지만, 모노리딕 커널에 비하여 성능이 저하되는 현상을 보이기도 한다. 본 논문에서는 마이크로커널 기반 운영체제에서 발생하는 성능 저하의 근본적인 원인을 규명하기 위하여, 커널의 구조적 특성이 캐시 메모리의 성능에 미치는 영향을 정량적으로 분석하였다. Intel Pentium Pro 프로세서 상에서의 실험 결과, 마이크로커널 구조는 모노리딕 커널 구조에 비하여 L1, L2 캐시와 TLB 접근 실패율을 크게 증가시키며, IPC 보다는 캐시 메모리의 효율성이 운영체제 성능에 미치는 영향이 더욱 크다는 사실을 발견하였다. 그리고, 이러한 현상은 마이크로커널의 구조적 특성으로 인하여 빈번히 발생하는 문맥 교환의 영향임을 확인하였다.

  • PDF

다중 마이크로 컴퓨터를 이용한 발전소 공정제어 그래픽 시스템의 개발 (Development of Process Control Graphic System for Power Plant Using Multiple Microcomputers)

  • 조영조;김기홍;김병국
    • 대한전기학회논문지
    • /
    • 제38권3호
    • /
    • pp.217-227
    • /
    • 1989
  • 발전고의 운정을 감시하기 위한 효과적인 수단으로 공정제어 그래픽 시스템이 제안되었다. 이는 분산 컴퓨터 시스템의 한 적용 형태인 공유 메모리를 이용한 다중프로세서 구조를 사용하므로 기능상 확장성이 있고 실시간 프로세서에 적용이 가능하다. 공유 메모리는 프로세스 값과 사용자 명령을 다루는 실시간 데이타 베이스로 사용된다. 본 시스템에 사용되는 데이타 베이스 파일들은 사용자 대화형 화상편집 프로그램에 해 생성되며 간편하고 사용자에 친근한 특성을 갖는다. 본 공정제어 그래픽 시스템은 발전소 보일러의 운전 감시 및 보일러 제어기의 bcak-up제어기능을 갖도록 구현되어, 실제 울산 화력발전소에 적용되었다. 그 결과 운전자 메뉴에 따라 14페이지 의 칼라 그래픽 화면으로 보일러의 운전 데이타를 정확히 디스플레이 하였으며, 아울러 고장 대응 기능도 원활히 수행하였다. 수행하였다.