• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
• /
• pp.520-523
• /
• 1997

This paper presents FPGA implementation of fuzzy controller using Product-Sum inference method. Product-Sum inference method has much better performance than other inference methods. This fuzzy controller is composed of several digital modules, e.g. fuzzifier, rule base, adder, multiplier, select center and divider, and is operated by error and error variation. We synthesized the fuzzy controller and performed wave simulation using Xilinx VHDL tool(ViewLogic, ViewSim).

• Communications for Statistical Applications and Methods
• /
• 제6권2호
• /
• pp.487-500
• /
• 1999

We propose a class of hierarchical Bayes estimators of the error variance under the relative squared error loss in balanced fixed-effects two-way analysis of variance models. Also we provide analytic expressions for the risk improvement of the hierarchical Bayes estimators over multiples of the error sum of squares. Using these expressions we identify a subclass of the hierarchical Bayes estimators each member of which dominates the best multiple of the error sum of squares which is known to be minimax. Numerical values of the percentage risk improvement are given in some special cases.

• 대한원격탐사학회지
• /
• 제33권5_1호
• /
• pp.495-506
• /
• 2017

본 연구는 동일 촬영시기 정사영상에 대한 색상보정을 효과적으로 수행하기 위하여 실시되었다. 이를 위하여, 인접 영상 간 상대적인 지상좌표 위치오차를 분석하였다. 위치오차를 저감시키기 위한 방법으로 block sum 방법을 제시하였다. 각각 block sum 크기에 따라 결정된 회귀계수를 이용하여 상대색상보정을 수행하였다. 그 결과 시각적으로 상대색상보정이 잘 수행되었음을 확인하였다. 정량적인 분석은 히스토그램 유사성 분석을 통해 수행되었다. 이로부터 block sum 방법이 상대색상보정에 유용함이 증명되었다. 특히 상대적인 지상좌표 위치오차의 양에 따라 block sum 크기의 선정이 매우 중요한 것으로 나타났다. 위치오차가 클수록 높은 크기에서의 block sum 적용이 유용한 것으로 확인되었다.

• 한국통신학회논문지
• /
• 제35권5C호
• /
• pp.423-431
• /
• 2010

본 논문에서는 저밀도 패리티 검사부호의 복호에서 발생하는 트랩핑 세트에 갇힌 오류를 정정할 수 있는 수정 합-곱 알고리즘을 제안한다. 원래 합-곱 알고리즘과는 달리 제안된 방법은 반복복호의 실패 원인이 트랩핑 세트인지를 판단하는 과정과 트랩핑 세트에 갇힌 오류를 정정하는 2단계 복호과정으로 구성된다. 수정 합-곱 알고리즘에서는 트랩핑 세트에 포함된 변수노드를 검색하기 위하여 실패 검사노드 집합과 경판정 비트들의 천이패턴을 이용한다. 그리고 검색된 변수노드의 정보를 반전시킨 다음 합-곱 알고리즘을 수행함으로써 트랩핑 세트에 갇힌 오류를 정정한다. 모의실험 결과 제안된 복호알고리즘은 신호 대 잡음비의 증가에 따라 지속적으로 향상되는 오류성능을 보인다. 따라서 수정 합-곱 알고리즘은 저밀도 패리티 검사부호에서 발생하는 오류마루 현상을 현저히 감소시키거나 거의 제거할 수 있는 것으로 사료된다.

• 한국통신학회논문지
• /
• 제34권4C호
• /
• pp.414-423
• /
• 2009

본 논문은 최대 전송률에 가까운 성능을 보이는 선형 preceding 기법을 제안한다. MMSE preceding은 ZF preceding 방식보다 우수한 평균 자승 오차 성능을 가진다. 반면 MMSE preceding 방식의 전송률은 낮은 SNR 범위에서는 ZF 방식에 비해 개선된 성능을 보여주지만 높은 SNR에서는 오히려 성능 열화현상을 보인다. 이와 같은 사실에 착안하여 본 논문에서는 최대 전송률에 근접하는 선형 preceding 기법을 제안한다. 제안된 방식은 ZF precoding방식에서 사용되는 역행렬 연산을 전송율이 최대화될 수 있도록 정규화하는 방식이고 이를 위한 간단한 수치 알고리즘이 제안된다. 또한 그 과정에서 낮은 복잡도를 가지는 간단한 전력 재할당에 의한 정규화 방식이 제안된다. 시뮬레이션과 성능분석을 통해 제안된 방식이 모든 SNR 범위에서 기존의 ZF preceding 방식과 MMSE preceding방식보다 높은 전송률을 가짐을 보인다. 또한 제안된 방식은 채널 추정 오차가 존재하는 경우에도 기존의 선형 preceding 방식들과 비교하여 성능 이득을 유지하면서 채널 추정 오차에 강인함을 가진다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제15권2호
• /
• pp.485-499
• /
• 2021

Although non-binary low-density parity-check (NB-LDPC) codes have better error-correction capability than that of binary LDPC codes, their decoding complexity is significantly higher. Therefore, it is crucial to reduce the decoding complexity of NB-LDPC while maintaining their error-correction capability to adopt them for various applications. The extended min-sum (EMS) algorithm is widely used for decoding NB-LDPC codes, and it reduces the complexity of check node (CN) operations via message truncation. Herein, we propose a low-cost CN processing method to reduce the complexity of CN operations, which take most of the decoding time. Unlike existing studies on low complexity CN operations, the proposed method employs quick selection algorithm, thereby reducing the hardware complexity and CN operation time. The experimental results show that the proposed selection-based CN operation is more than three times faster and achieves better error-correction performance than the conventional EMS algorithm.

• 한국수학교육학회지시리즈E:수학교육논문집
• /
• 제35권4호
• /
• pp.425-444
• /
• 2021

본 연구는 수학적 과정을 고려한 측정 활동의 구성을 통해 측정 영역에서 추구하는 목표에 도달할 수 있다는 가정 아래 초등학교 4학년 학급에 측정 오차를 활용한 삼각형의 내각의 합 지도 방안을 적용하고 결과를 분석하였다. 연구 결과 첫째, 학생들은 측정 오차를 활용하여 삼각형의 내각의 합을 학습함으로써 측정 오차의 발생 가능성을 인식할 수 있었다. 둘째, 측정 오차에 기반한 토론 과정은 학생들이 수학적 정당화를 시도할 수 있는 바탕이 되었다. 셋째, 반원을 활용한 조작 활동은 학생들에게 자연스럽고 직관적인 수학적 정당화의 방법으로 인식되었고 일반화를 이끌었다. 넷째, 측정 오차를 활용한 삼각형의 내각의 합 지도 방안은 학생들의 수학적 의사소통 능력과 수학에 대한 긍정적인 태도의 함양에 기여하였다.

• 한국산학기술학회논문지
• /
• 제16권1호
• /
• pp.97-105
• /
• 2015

다중반응표면 최적화는 다수의 반응변수(품질특성치)를 최적화하는 입력변수의 조건을 찾는 것을 목적으로 한다. 다중반응표면 최적화를 위해 제안된 가중평균제곱오차(Weighted Mean Squared Error, WMSE) 최소화법은 평균제곱오차의 구성요소인 제곱편차와 분산에 서로 다른 가중치를 부여하는 방법이다. 지금까지 WMSE 최소화법과 관련하여, 개별 반응변수의 WMSE를 구성한 후 이들의 가중합을 최소화하는 가중합 기반 WMSE 최소화법이 제안되었다. 그러나 가중합 기반법은 목적함수 공간에서 볼록하지 않은 구간이 있고 이 구간에서 가장 선호되는 해가 존재할 경우 이 해를 찾아내지 못한다는 한계를 지니고 있다. 본 논문에서는 기존의 가중합 기반법의 한계점을 극복하기 위하여 Tchebycheff Metric 기반 WMSE 최소화법을 제안하고자 한다.

• ETRI Journal
• /
• 제37권1호
• /
• pp.54-60
• /
• 2015

The use of serial concatenated codes is an effective technique for alleviating the error floor phenomenon of low-density parity-check (LDPC) codes. An enhanced sum-product algorithm (SPA) for LDPC codes, which is suitable for serial concatenated codes, is proposed in this paper. The proposed algorithm minimizes the number of errors by using the failed check nodes (FCNs) in LDPC decoding. Hence, the error-correcting capability of the serial concatenated code can be improved. The number of FCNs is simply obtained by the syndrome test, which is performed during the SPA. Hence, the decoding procedure of the proposed algorithm is similar to that of the conventional algorithm. The error performance of the proposed algorithm is analyzed and compared with that of the conventional algorithm. As a result, a gain of 1.4 dB can be obtained by the proposed algorithm at a bit error rate of $10^{-8}$. In addition, the error performance of the proposed algorithm with just 30 iterations is shown to be superior to that of the conventional algorithm with 100 iterations.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권4호
• /
• pp.1987-2001
• /
• 2017

Low-density parity-check (LDPC) codes have attracted a great attention because of their excellent error correction capability with reasonably low decoding complexity. Among decoding algorithms for LDPC codes, the min-sum (MS) algorithm and its modified versions have been widely adopted due to their high efficiency in hardware implementation. In this paper, a self-adaptive MS algorithm using the difference of the first two minima is proposed for faster decoding speed and lower power consumption. Finding the first two minima is an important operation when MS-based LDPC decoders are implemented in hardware, and the found minima are often compressed using the difference of the two values to reduce interconnection complexity and memory usage. It is found that, when these difference values are bounded, decoding is not successfully terminated. Thus, the proposed method dynamically decides whether the termination-checking step will be carried out based on the difference in the two found minima. The simulation results show that the decoding speed is improved by 7%, and the power consumption is reduced by 16.34% by skipping unnecessary steps in the unsuccessful iteration without any loss in error correction performance. In addition, the synthesis results show that the hardware overhead for the proposed method is negligible.