• 제목/요약/키워드: Error of Conversion Model

검색결과 92건 처리시간 0.022초

개선된 가상의 전송선로 모델의 오차 연구 (A Study on the Errors for the Improved Version of the Virtual Transmission-Line Model)

  • 조유선;김세윤;김영식
    • 한국전자파학회논문지
    • /
    • 제13권10호
    • /
    • pp.971-981
    • /
    • 2002
  • 개방단말 동축선 프로브법은 측정매질에 가공없이 접촉하여 매질의 전기적인 특성을 측정할 수 있는 효과적인 방법이다. 프로브 단말면에서 측정된 임의의 매질의 반사계수는 등가모델에 의해 복소 유전율로 환산되는데 본 실험실에서는 이미 개선된 가상의 전송선로 모델을 제안한 바 있다. 그런데 이 등가모델에 의해 환산된 복소 유전율은 주파수가 올라갈수록 오차가 증가하였다. 개방단말 동축선 프로브법에서의 복소 유전율 오차는 프로브의 불완전 접촉, 프로브의 제자 오차 등과 같은 여러 가지 원인에 의해 복합적으로 발생한다. 본 논문에서는 반사계수를 FDTD(Finite-Difference Time-Domain) 기법으로 수치 계산하여 반사계수 측정 시 발생할 수 있는 여러 오차를 제거하여, 오차의 원인을 환산모델의 문제로 제한시켰다. 그리고 환산모델에 의한 오차의 발생 여부를 여러 각도에서 연구하였다. 첫 번째고 반복법으로 계산된 환산모델의 변수에 대한 local minimum을 확인하였다. 두 번째로는 사용 주파수 범위에서 등가 모델의 모델링 여부를 확인하였다. 이러한 연구로부터 현재 사용하는 개선된 가상의 전송선로 모델의 사용범위를 알 수 있다.

Lyapunov 변환을 이용한 SDINS 등가 오차모델 (SDINS Equivalent Error Models Using the Lyapunov Transformation)

  • 유명종;이장규;박찬국
    • 제어로봇시스템학회논문지
    • /
    • 제8권2호
    • /
    • pp.167-177
    • /
    • 2002
  • In Strapdown Inertial Navigation System(SDINS), error models based on previously proposed conversion equations between the attitude errors, are only valid in case the attitude errors are small. The SDINS error models have been independently studied according to the definition of the reference frame and of the attitude error. The conversion equations between the attitude errors applicable to SDINS with large attitude errors are newly derived. Lyapunov transformation matrices are also derived from the obtained results. Furthermore the general method, which is independent of the attitude error and the reference frame to derive SDINS error model, is proposed using the Lyapunov transformation.

다층 퍼셉트론을 이용한 인버터의 효율 감소 진단 모델에 관한 연구 (Research on Model to Diagnose Efficiency Reduction of Inverters using Multilayer Perceptron)

  • 정하영;홍석훈;전재성;임수창;김종찬;박철영
    • 한국멀티미디어학회논문지
    • /
    • 제25권10호
    • /
    • pp.1448-1456
    • /
    • 2022
  • This paper studies a model to diagnose efficiency reduction of inverter using Multilayer Perceptron(MLP). In this study, two inverter data which started operation at different day was used. A Multilayer Perceptron model was made to predict photovoltaic power data of the latest inverter. As a result of the model's performance test, the Mean Absolute Percentage Error(MAPE) was 4.1034. The verified model was applied to one-year-old and two-year-old data after old inverter starting operation. The predictive power of one-year-old inverter was larger than the observed power by 724.9243 on average. And two-year-old inverter's predictive value was larger than the observed power by 836.4616 on average. The prediction error of two-year-old inverter rose 111.5572 on a year. This error is 0.4% of the total capacity. It was proved that the error is meaningful difference by t-test. The error is predicted value minus actual value. Which means that PV system actually generated less than prediction. Therefore, increasing error is decreasing conversion efficiency of inverter. Finally, conversion efficiency of the inverter decreased by 0.4% over a year using this model.

A study on DGPS data Compensation using Vision System through respectively coordinates conversion for Autonomous Land Vehicle

  • Janghun park;Seongryong Mun;Suckwoo Song;Junik Jeong;Park, Dohwan
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2002년도 ICCAS
    • /
    • pp.53.3-53
    • /
    • 2002
  • 1. Introdition : The necessity of DGPS data compensation. 2. Configuration of the GPS and coordinates conversion 2-1. Coordinates conversion of CCD 3. Vehicle Model and Evaluation 4. Accurate error position algorithm. 5. Experiment and result. 6. Conclusion: It was possible that we converted the CCD data into the GPS coordinates data.

  • PDF

PLC 래더다이어그램의 체계적인 분석을 위한 이산사건모델 변환 알고리즘 (Discrete Event Model Conversion Algorithm for Systematic Analysis of Ladder Diagrams in PLCs)

  • 강봉석;조광현
    • 제어로봇시스템학회논문지
    • /
    • 제8권5호
    • /
    • pp.401-406
    • /
    • 2002
  • As product lifecycles become shorter, factories are pushed to develop small batches of many different products. The highly flexible control systems has become a necessity. The majority of existing automated industrial systems are controlled by programmable logic controllers(PLCs). In most cases, the control programs for PLCs are developed based on ladder diagrams(LDs). However, it is difficult to debug and maintain those LDs because the synthesis of LD itself mainly depends on the experience of the industrial engineer via trial-and-error methods. Hence, in this paper, we propose a discrete event model conversion algorithm for systematic analysis of LDs. The proposed discrete event model conversion algorithm is illustrated by an example of a conveyor system.

개방단말 동축선 프로브의 개선된 환산모델에 대한 FDTD 검증 (FDTD Verification of an Improved Conversion Model for an Open-Ended Coaxial Probe)

  • 조유선;현승엽;김세윤
    • 한국전자파학회논문지
    • /
    • 제15권5호
    • /
    • pp.493-498
    • /
    • 2004
  • 개방단말 동축선 프로브를 사용하여 0.2∼2.0 ㎓에서 측정된 메탄올의 복소 유전율을 문헌에 주어진 값과 비교해 본 결과 많은 차이를 보였다. 본 논문에서는 실험에 사용된 메탄올 용액의 복소 유전율이 측정치와 주어진 값 중에 어디에 더 가까운지를 조사하였다. 무시할만큼 작은 측정오차에 대한 영향은 배제하고, 환산 모델 오차만의 영향을 확인하기 위해서 FDTD 기법을 도입하였다. FDTD 수치 계산된 반사계수를 우리의 환산모델에 의해 복소 유전율로 환산한 값이 주어진 값이 아닌 측정값에 더욱 근접함을 보임으로서 우리가 사용한 측정-환산 과정의 정확도와 안정도를 확인하였다.

CMOS 디지털 게이트의 최대소모전력 예측 매크로 모델 (Macro-model for Estimation of Maximum Power Dissipation of CMOS Digital Gates)

  • 김동욱
    • 대한전기학회논문지:전력기술부문A
    • /
    • 제48권10호
    • /
    • pp.1317-1326
    • /
    • 1999
  • As the integration ratio and operation speed increase, it has become an important problem to estimate the dissipated power during the design procedure as a method to reduce the TTM(time to market). This paper proposed a prediction model to estimate the maximum dissipated power of a CMOS logic gate. This model uses a calculational method. It was formed by including the characteristics of MOSFETs of which a CMOS gate consists, the operational characteristics of the gate, and the characteristics of the input signals. As the modeling process, a maximum power estimation model for CMOS inverter was formed first, and then a conversion model to convert a multiple input CMOS gate into a corresponding CMOS inverter was proposed. Finally, the power model for inverter was applied to the converted result so that the model could be applied to a general CMOS gate. For experiment, several CMOS gates were designed in layout level by $0.6{\mu}m$ layout design rule. The result by comparing the calculated results with those from HSPICE simulations for the gates showed that the gate conversion model has within 5% of the relative error rate to the SPICE and the maximum power estimation model has within 10% of the relative error rate. Thus, the proposed models have sufficient accuracies. Also in calculation time, the proposed models was more than 30 times faster than SPICE simulation. Consequently, it can be said that the proposed model could be used efficiently to estimate the maximum dissipated power of a CMOS logic gate during the design procedure.

  • PDF

고밀도 디스크 드라이브를 위한 디스크 두께와 Pemto 슬라이더가 PES에 미치는 영향 (Effects of Disk Thickness and Pemto Slider on Position Error Signal for High TPI Hard Disk Drive)

  • 한윤식;이호성;송용한
    • 정보저장시스템학회논문집
    • /
    • 제1권1호
    • /
    • pp.23-28
    • /
    • 2005
  • This paper investigates the effects of disk thickness and Pemto slider on PES(position error signal) for high TPI(track per inch) drives above 150kTPI at early stage of their development. In order to reduce the disk flutter which becomes a dominant contributor to the TMR, the thicker disks with both 63 and 69mi1 have been used. Also, PES of a Pemto slider with thinner thickness than Pico slider has been estimated to decrease the conversion factor of disk motion in axial direction to head off-track motion. A frequency-domain PES estimation and prediction tool has been developed via measurement of disk flutter and HSA(head stack assembly) forced vibration. It has been validated by the measured PES in drive level. Based on the model and measurement of disk flutter, PES of a drive with the thicker disk and Pemto slider is predicted and their impact is investigated.

  • PDF

부화소 단위의 움직임 정보를 고려한 순차 주사화 (Sub-pixel Motion Compensated Deinterlacing Algorithm)

  • 박민규;최종성;강문기
    • 대한전자공학회논문지SP
    • /
    • 제40권5호
    • /
    • pp.322-331
    • /
    • 2003
  • HDTV(high-definition television)와 개인용 컴퓨터와 같은 다양한 매체의 발전에 따라 비월주사(interlaced scanning) 방식의 신호와 순차주사(progressive scanning) 방식의 신호 상호간의 변환에 대한 요구가 점점 늘어나고 있으며, 특히 비월주사 방식을 순차주사 방식으로 바꾸어주는 순차주사화(deinterlacing)가 활발히 연구되고 있다. 이러한 추세에 따라 본 논문에서는 부화소 단위의 움직임 정보를 이용한 순차주사화 알고리즘을 제안한다 이를 위해 움직임 추정과정에서 발생하는 부정확한 부화소 단위의 움직임 정보에 대하여 모델링하였다. 또한 집합이론(set-theory)에 근거하여 어떠한 사전 정보 없이 정규화값(regularization parameter)을 결정하여 영상들간의 부정확한 움직임에 의해 발생하는 에러를 최소화하였다. 본 논문에서 제안된 알고리즘은 실험을 통하여 검증 할 수 있었다.

EPN을 이용한 통신프로토콜 변환방식 설계 (Design of Communication Protocol Conversion using EPN)

  • 이상호
    • 한국통신학회논문지
    • /
    • 제18권4호
    • /
    • pp.509-518
    • /
    • 1993
  • 서로 다른 프로토콜로서 운영되는 네트워크 간의 통신 문제를 해결하는 방법으로서 프로토콜 변환이라는 방법이 사용된다. 본 논문에서는 모형화 능력의 확장 및 변환 프로토콜의 성능 분석이 가능한 모형화도구 EPN을 제안하고 이를 이용한 프로토콜 변환 방식을 설계한다. 제안한 변환 방식은 프로토콜 변환기의 동기화를 보장하고 오류복구 기능을 자동으로 추가시킨다. 따라서 이 변환 방식은 프로토콜 변환기 설계자의 설계 부담을 경감시키고 프로토콜 변환기 설계의 자동화를 가능하게 하며, 게이트 웨이 설계가 용이해진다.

  • PDF