• 한국정보통신학회논문지
• /
• 제16권2호
• /
• pp.273-278
• /
• 2012

본 연구에서는 임베디드 시스템에서 많이 사용되는 대용량 플래쉬 메모리 모듈 중 멀티미디어카드 (MMC; Multi-Media Card)와 마이크로프로세서간 데이터를 송수신 할 수 있는 SPI (serial peripheral interface) 버스 인터페이스를 설계하였다. 제안하는 구조는 AMBA 버스구조의 APB 저전력 버스에 호환되도록 설계하였다. 임베디드 시스템에 OS를 탑재하게 되면 여러 가지 주변기기들을 제어하기는 쉬워지지만 하드웨어와 소프트웨어의 덩치가 커져 결국 시스템 성능에 부담스런 영향을 미치게 된다. 본 논문에서는 OS를 사용하지 않는 임베디드 시스템에 멀티미디어카드를 인터페이스하기 위하여 SPI 통신 개념을 도입하였고, FPGA로 구현하였다. 설계한 SPI 모듈은 Altera QuartusII 툴을 사용하여 자동 합성하여 P&R을 수행하였다. 결과물은 Altera CycloneII FPGA로 구현하였으며 타겟으로 정한 25MHz에서 충분히 동작 가능하다.

• 한국정보통신학회논문지
• /
• 제9권5호
• /
• pp.1111-1116
• /
• 2005

초고속 인터넷의 보급, 디지털 정보장비의 확산 및 생활 패턴의 변화에 따라 홈 네트워크의 필요성이 점차 확대되고 있다. 이에 따라 본 연구에서는 홈 네트워크화를 위해서 8051 MCU, Hardware TCP/IP를 이용하여 임베디드 이더넷 모듈을 설계, 개발하였다. 타겟 머신에 간단한 웹 서버를 구축하고 이를 이용한 원격제어 프로그램을 포팅하여 원격지에서도 인터넷으로 가전기기를 제어할 수 있도록 하였다. 본 연구에서 개발한 모듈을 이용하므로 저가격으로 홈 오토메이션을 구현할 수 있으리라 생각한다.

• 음성과학
• /
• 제11권2호
• /
• pp.181-192
• /
• 2004

This paper presents an efficient speech interactive agent rendering smooth car navigation and Telematics services, by employing embedded automatic speech recognition (ASR), distributed speech recognition (DSR) and text-to-speech (ITS) modules, all while enabling safe driving. A speech interactive agent is essentially a conversational tool providing command and control functions to drivers such' as enabling navigation task, audio/video manipulation, and E-commerce services through natural voice/response interactions between user and interface. While the benefits of automatic speech recognition and speech synthesizer have become well known, involved hardware resources are often limited and internal communication protocols are complex to achieve real time responses. As a result, performance degradation always exists in the embedded H/W system. To implement the speech interactive agent to accommodate the demands of user commands in real time, we propose to optimize the hardware dependent architectural codes for speed-up. In particular, we propose to provide a composite solution through memory reconfiguration and efficient arithmetic operation conversion, as well as invoking an effective out-of-vocabulary rejection algorithm, all made suitable for system operation under limited resources.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권5호
• /
• pp.257-266
• /
• 2006

최근 TCP/IP 프로토콜을 네트워크 어댑터 상에서 처리함으로써 호스트 CPU의 부하를 줄이는 TOE (TCP/IP Offload Engine)에 대한 연구가 활발히 진행되고 있다. TOE의 구현 방안으로는 임베디드 프로세서를 사용하여 TCP/IP를 처리하는 소프트웨어적인 구현 방법과 TCP/IP의 모든 기능을 하드웨어로 구현하는 방법이 제안되어 왔다. 본 논문에서는 하드웨어적인 접근 방법과 소프트웨어적인 접근 방법을 결합한 Hybrid TOE 구조를 제안한다. Hybrid TOE는 많은 작업 부하로 인하여 임베디드 프로세서 상에서 성능을 확보하기 어려운 기능들은 하드웨어로 구현하고, 연결 설정과 같이 통신의 성능에 영향을 크게 끼치지 않는 기능들은 임베디드 프로세서 상에서 소프트웨어로 처리한다. 이 방법은TCP/IP의 모든 기능을 하드웨어로 구현하는 방법에 근접하는 성능을 제공할 수 있으며, 새로운 기능을 추가하거나 TCP/IP를 기반으로 하는 상위 계층 프로토콜까지 오프로딩하는 것이 가능하므로 구조의 유연성 측면에서 장점을 가진다. 본 논문에서는 Hybrid TOE의 프로토타입을 개발하기 위해 FPGA와 ARM 프로세서를 탑재한 프로토타입 보드를 개발하였고, 하드웨어 모듈과 소프트웨어 모듈을 각각 FPGA와 ARM 프로세서 상에 구현하였다. 또한 하드웨어 모듈과 소프트웨어 모듈의 연동 메커니즘을 개발하였다. 실험을 통해 Hybrid TOE 프로토타입이 호스트 CPU 상에 발생하는 부하를 줄여줌을 입증하고, 하드웨어/소프트웨어 연동 구조의 효과를 분석하였다. 그리고, Hybrid TOE의 완성을 위해 필요한 요소들을 분석하였다.

• 한국멀티미디어학회논문지
• /
• 제12권2호
• /
• pp.200-208
• /
• 2009

JBIG2는 차세대 이진 영상의 압축 표준으로서 차세대 팩스가 실용화되기 위해서는 임베디드 장비에서 사용가능한 하드웨어 모듈의 제작이 필수적이다. 본 논문에서는 JBIG2의 부호화에서 핵심이 되는 고속허프만 부호화기의 하드웨어 모듈을 제안하였다. 모두 15개의 허프만 부호화 테이블을 메모리에 저장하여 선택적으로 이용하도록 하였다. 본 논문은 최소의 필요 데이터만을 이용하여 허프만 부호화를 하도록 설계하여 효율적으로 메모리를 사용함으로써 고속의 처리가 가능하도록 제안하였다. 설계된 허프만 부호화기는 Xilinx의 Virtex-4 FPGA칩에 포팅하여 임베디드 보드상에서 Microblaze코어를 이용한 소프트웨어 모듈의 연동 실행이 가능하도록 구현하였다. 설계된 허프만 IP모듈은 시뮬레이션과 연동 실험 및 검증을 통하여 성공적으로 동작함을 확인하였다. 효율적 메모리 이용에 의한 하드웨어 설계로 임베디드 시스템 상에서 소프트웨어만으로 실행한 것 보다 10배 이상의 빠른 처리 속도를 나타내었다.

• 대한임베디드공학회논문지
• /
• 제7권1호
• /
• pp.17-24
• /
• 2012

Recently automotive software has been more complex and needs to be reduced its development time. Software testing of its functionalities and performance should be conducted in an early development phase to reduce time to market and the development cost. Software functional testing can be performed through simulating the hardware, but it is not guaranteed that evaluation of real-time performance using simulation has enough accuracy. Real-time performance can be precisely evaluated with hardware-in-the-loop simulation, but it costs time and effort to set up hardware for testing. In this paper, we suggest a testing system that can evaluate functional requirements and real time properties with a general-purpose development board in the early development phase. In addition, we improve reusability of the testing system through modularized and layered architecture. With the proposed testing system we can contribute to building reliable testing system at low cost without difficulty.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.781-782
• /
• 2006

This treatise proposed environment for Embedded system's development. Virtual platform can help to solve problem that hardware designer can experience at design process of hardware. Compose circuit of most suitable that is verified before mix parts by various kinds method and compose circuit by board level because can do simulation with software and software that is optimized to hardware and offer flexibility that can test. Therefore, can shorten expense that is cost in development and time. Embody development platform for 8051 systems for verification of development platform, and compose and verified system in various kinds structure.

• Journal of Information Processing Systems
• /
• 제17권2호
• /
• pp.227-241
• /
• 2021

Object detection techniques based on deep learning such as YOLO have high detection performance and precision in a single channel video stream. In order to expand to multiple channel object detection in real-time, however, high-performance hardware is required. In this paper, we propose a novel back-end server framework, a real-time AI vision platform (RAVIP), which can extend the object detection function from single channel to simultaneous multi-channels, which can work well even in low-end server hardware. RAVIP assembles appropriate component modules from the RODEM (real-time object detection module) Base to create per-channel instances for each channel, enabling efficient parallelization of object detection instances on limited hardware resources through continuous monitoring with respect to resource utilization. Through practical experiments, RAVIP shows that it is possible to optimize CPU, GPU, and memory utilization while performing object detection service in a multi-channel situation. In addition, it has been proven that RAVIP can provide object detection services with 25 FPS for all 16 channels at the same time.

• 대한임베디드공학회논문지
• /
• 제3권4호
• /
• pp.251-259
• /
• 2008

This paper presents the hardware design of a 32bit floating point based processor. The processor can perform nonlinear functions such as sinusoidal functions, exponential functions, and other mathematical functions. Using the Taylor series and Newton - Raphson method, nonlinear functions are approximated. The processor is actually embedded on an FPGA chip and tested. The numerical accuracy of the functions is compared with those computed by the MATLAB and confirmed the performance of the processor.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅲ
• /
• pp.1601-1604
• /
• 2003

본 논문에서는 PDA. Hand PC(HPC)등과 같은 모바일 단말에 운영체제로써 Embedded Linux를 채택하였을 경우 고려해야 할 Hardware 사양, I/O interrupt latency에 따른 성능. 스케줄링 정책에 따른 성능에 대하여 논한다. 대상 타겟으로 사용한 HPC 의 하드웨어 사양에 설명하고, Embedded Linux와의 연동에 있어서 문제점을 살펴본다. 또한 각종 I/O device들의 Interrupt latency에 따른 성능저하와 스케줄링 정책에 의한 성능저하에 대하여 분석하고. 해결 방안에 대하여 논한다. 마지막으로 실제 예로서 Mobile IPv6 S/W Stack을 이용한 실제 검증을 수행하고 성능 향상 방안을 제시한다.