• Journal of Welding and Joining
• /
• 제26권1호
• /
• pp.44-49
• /
• 2008

• 한국결정학회:학술대회논문집
• /
• 한국결정학회 2007년도 추계학술연구발표회 및 정기총회
• /
• pp.36-36
• /
• 2007

• 마이크로전자및패키징학회지
• /
• 제20권4호
• /
• pp.17-23
• /
• 2013

신축성 전자패키징 기술개발을 위한 기초연구로서 Cu/Sn 범프에 CNT-Ag 복합패드를 형성한 칩을 이방성 전도접착제를 사용하여 플립칩 본딩한 후, CNT-Ag 복합패드의 유무 및 본딩압력에 따른 플립칩 접속부의 접속저항을 측정하였다. CNT-Ag 복합패드가 형성된 Cu/Sn 칩 범프를 25MPa과 50MPa의 본딩압력으로 플립칩 본딩한 시편들은 접속저항이 너무 높아 측정이 안되었으며, 100MPa의 본딩압력으로 플립칩 본딩한 시편은 $213m{\Omega}$의 평균 접속저항을 나타내었다. 이에 비해 CNT-Ag 복합패드가 없는 Cu/Sn 칩 범프를 사용하여 25MPa, 50 MPa 및 100 MPa의 본딩압력으로 플립칩 본딩한 시편은 각기 $1370m{\Omega}$, $372m{\Omega}$ 및 $112m{\Omega}$의 평균 접속저항을 나타내었다.

• 설비공학논문집
• /
• 제16권7호
• /
• pp.623-629
• /
• 2004

Rapid development of electronic technology requires small size, high density packaging and high power of electronic devices, which result in more heat generation by the electronic system. Present cooling technology may not be adequate for the thermal management in the current state-of-the-art electronic equipment. Forced convective heat transfer in a channel filled with pin-fin array is studied experimentally in this paper as an alternative cool-ing scheme for a high heat-dissipating equipment. Various configurations of the pin-fin array are selected in order to find out the effect of spacing and diameter of the pin-fin on the heat transfer and pressure drop characteristics. In the low porosity region, interfacial heat transfer and pressure drop seem to show different trend compared to the conventional heat transfer process.

• 센서학회지
• /
• 제31권1호
• /
• pp.36-40
• /
• 2022

High-power devices, such as LEDs and radars, inevitably generate a large amount of heat, which is the main cause of shortening lifespan, deterioration in performance, and failure of electronic devices. The embedded IC process can be a solution; however, when applied to large-area substrates (larger than 8 in), there is a limit owing to the difficulty in the process after wafer thinning. In this study, an 8-in wafer-level high-power electronic package based on the embedded IC process was implemented with temporary bonding and debonding technology using double-sided thermal release tape. Good heat-dissipation characteristics were demonstrated both theoretically and experimentally. These findings will advance the commercialization of high-power electronic packaging.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.9-15
• /
• 2018

This paper shows the principles and characteristics of the transient liquid phase (TLP) bonding technology for power modules packaging. The power module is semiconductor parts that change and manage power entering electronic devices, and demand is increasing due to the advent of the fourth industrial revolution. Higher operation temperatures and increasing current density are important for the performance of power modules. Conventional power modules using Si chip have reached the limit of theoretical performance development. In addition, their efficiency is reduced at high temperature because of the low properties of Si. Therefore, Si is changed to silicon carbide (SiC) and gallium nitride (GaN). Various methods of bonding have been studied, like Ag sintering and Sn-Au solder, to keep up with the development of chips, one of which is TLP bonding. TLP bonding has the advantages in price and junction temperature over other technologies. In this paper, TLP bonding using various materials and methods is introduced. In addition, new TLP technologies that are combined with other technologies such as metal powder mixing and ultrasonic technology are also reviewed.

• 한국식품과학회지
• /
• 제33권6호
• /
• pp.728-736
• /
• 2001

본 연구에서는 우리의 전통한과인 유과의 저장성을 향상시키기 위하여 저장 중 저장조건에 따른 품질변화를 측정하고자 하였다. 유과를 상온에서 저장하면서 색을 측정한 결과 백색도(L)의 경우 저장기간 동안 전반적으로 감소하였고, 적색도(a)의 경우 E1EA 처리구는 감소하였고, 황색도(b)의 경우 저장초기부터 서서히 증가하였다. 텍스쳐에 있어서 상관성을 보이는 경도와 씹힘성의 경우 전반적으로 감소하는 경향이었으나 E2A, E2EA 처리구는 저장기간이 길어질수록 감소하였고 E1A 및 E1EA 처리구는 감소하다가 증가하는 경향이었다. 산가는 E2A 처리구는 12주 저장까지, E1A와 E1EA는 10주 저장까지 한과류에 대한 기준치인 2.0 이하로 측정되었다. 저장 중 산패의 지표인 과산화물가는 E1A, E2A 처리구는 저장 12주까지 기준치인 40이하로 측정되었으며. E2EA의 경우 단지 포장재만으로도 10주까지 34.65로 아주 낮은 값을 보여주었다. Electronic nose를 이용하여 대조구와 처리구간의 향기특성 패턴을 분석한 결과 6주 저장까지는 포장재질에 따른 향기특성의 변화가 가장 적은 것으로 나타났는데, 이는 탈산소재의 유무와 관계없이 포장재의 영향이 큰 것으로 생각된다. 관능특성에서 탈산소재 처리에 의한 것은 E2A 및 E2EA 처리구가 높게 평가되었는데 이는 포장재질의 영향으로 보이며, 포장재에 탈산소재를 첨가한 E2A가 가장 적합한 것으로 나타났다. 관능검사 결과와 전자코에 의한 향기성분 결과는 매우 유사한 경향을 나타내었다.

• Journal of Welding and Joining
• /
• 제32권3호
• /
• pp.19-26
• /
• 2014

Through Silicon Via (TSV) technology is the shortest interconnection technology which is compared with conventional wire bonding interconnection technology. Recently, this technology has been also noticed for the miniaturization of electronic devices, multi-functional and high performance. The short interconnection length of TSV achieve can implement a high density and power efficiency. Among the TSV technology, TSV filling process is important technology because the cost of TSV technology is depended on the filling process time and reliability. Various filling methods have been developed like as Cu electroplating method, molten solder insert method and Ti/W deposition method. In this paper, various TSV filling methods were introduced and each filling materials were discussed.

• 마이크로전자및패키징학회지
• /
• 제10권1호
• /
• pp.31-38
• /
• 2003

MEMS 소자는 현재의 전자산업환경에서 여러 요구조건을 만족시킬 수 있는 특징을 갖추고 있으며 이러한 MEMS 소자를 이용한 MEMS 구조물의 packaging 방법에 있어서는 내부 MEMS 소자의 동작을 위한 외부 환경으로부터의 보호를 위하여 Hermetic sealing에 대한 요구를 충분히 만족시켜야 한다. 본 논문에서는 이와 같은 MEMS device의 진공 패키지를 구현함에 있어서 기판내부에 수동소자를 실장할 수 있는 LTCC 기술$^{1)}$ 을 이용하여 진공 패키징하는 방법에 대하여 소개한다. 본 기술을 이용하는 경우 기존의 Hermetic sealing이외에 향후 적층 기판 내부에 수동소자를 내장시켜 배선 길이 및 노이즈 성분을 감소시켜 더욱 전기적 성능을 향상시킬 수 있는 장점이 있게된다. 본 논문에서는 LTCC기판을 이용하여 패키징 시킨 후, 내부 진공도에 영향을 줄 수 있는 계면들에서의 시간에 따른 진공도 변화로부터 leakage rate를 측정 (stacked via : $4.1{\pm}1.11{\times}10^{-12}$/Torr1/sec, LTCC 기판/AgPd/solder/Cu의 여러 가지 계면구조: $3.4{\pm}0.33{\times}10^{-12}$/ Torrl/sec)하여 LTCC 기판의 Hermetic sealing 특성에 관하여 조사하였다. 실제 적용의 한 예로 LTCC 기술을 이용하여 Bolometer를 성공적으로 진공패키징할 수 있었으며 실제 관찰된 이미지를 함께 소개한다.

• 마이크로전자및패키징학회지
• /
• 제17권2호
• /
• pp.35-40
• /
• 2010

CCS방법이 적용된 off-axis RF 마그네트론 스퍼터를 이용하여 증착된 $Ta_2O_5-SiO_2$의 유전체 박막에 관하여 연구를 하였다. 1500 ${\mu}m$ 의 간격으로 비유전율 및 유전손실을 측정하여 $Ta_2O_5-SiO_2$에 조성의 변화에 따른 유전특성의 변화를 나타내었다. 1MHz 에서 높은 유전상수(k~19.5) 와 낮은 유전손실(tan${\delta}$<0.05)을 보이는 영역들을 찾았는데, 이는 증착된 기판($75{\times}25mm^2$ sized Pt/Ti/$SiO_2$(100))에서 $SiO_2$/Si 타겟 영역으로부터 각각 16 mm, 22 mm 떨어진 영역에서 찾을 수 있었다.