• 한국통신학회논문지
• /
• 제41권2호
• /
• pp.198-205
• /
• 2016

In the contemporary world, the breakthrough of the ultra-modern technologies has been blessed with the camera. This device has become omnipresent either integrated on with other devices such as smartphones, notebooks, laptops, handheld devices and so on. In addition, digital signage, display and monitors have also become very widespread around us everywhere. These types of scenarios have made imaginable to imagine about the consuming of the unused resources. The dual use of displayed contents can make it possible to use it as an advertisement as well as a transmitter for camera based communication. In this study, a digital watermarking algorithm based communication method has been analyzed. We have introduced Binary Pattern (BP) based a new message extracting algorithm to extract message in an efficient way from the watermarked image compared to other algorithms. Besides, the previous works using camera and display have been illustrated using comparative analysis. This paper has demonstrated an advantageous overview using the experimental results which reveals that the proposed methodology significantly reduces the complexity while augmenting the advantages of the proposed scheme. Moreover, the simulation results have shown the advantages of the proposed scheme over the other schemes.

• Current Optics and Photonics
• /
• 제2권2호
• /
• pp.134-139
• /
• 2018

A novel approach for frequency-tripling vector signal generation via balanced detection without precoding and optical filter is proposed. The scheme is mainly utilizing an integrated dual-polarization quadrature phase shift keying (DPQPSK) modulator. In the DPQPSK modulator, one QPSK modulator is driven by an RF signal to generate high-order optical sidebands, while the other QPSK modulator is modulated by I/Q data streams to produce baseband vector signal as an optical carrier. After that, a frequency-tripling 16-quadrature-amplitude-modulation (16QAM) vector millimeter-wave (mm-wave) signal can be obtained by balanced detection. The proposed scheme can reduce the complexity of transmitter digital signal processing. The results show that, a 4 Gbaud baseband 16QAM vector signal can be generated at 30 GHz by frequency-tripling. After 10 km single-mode fiber (SMF) transmission, the constellation and eye diagrams of the generated vector signal perform well and a bit-error-rate (BER) below than 1e-3 can be achieved.

• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.68-75
• /
• 2007

NFC의 능동동작 모드, 수동동작 모드 및 RFID 동작 모드에 필요한 13.56MHz 트랜스미터와 리시버 및 RFID 태그 동작을 모두 지원하는 단일 칩 NFC 트랜시버를 설계 및 제작하고 동작을 검증하였다. 제안된 NFC 트랜시버는 외부전원 공급이 없어도 RFID 태그가 동작할 수 있도록 이니시에이터와 타겟의 2중 안테나 구조를 가지고 있다. 타겟 안테나는 이니시에이터 안테나의 접지 차폐층을 사용함으로써 이중 안테나의 유효면적이 단일 안테나에 비교해서 동일한 면적을 갖도록 안테나 구조를 제안하였고, 안테나의 선택 동작에 필요한 회로를 제안하였다. 제안된 NFC 단일 칩 트랜시버의 아날로그 전단부 회로는 능동모드와 RFID 리더를 위한 Reader/writer 블록의 트랜스미터와 리시버 회로부, 수동 모드와 태그 모드를 위한 태그 회로부로 구성된다. 태그 회로부는 정류기 및 부하 변조를 위한 수동소자가 포함되어 있으며, 정류기에서 생성되는 전압을 사용하여 외부 전원 없이도 태그 동작이 가능하도록 설계하였다. 제안된 트랜시버는 UART 직렬 인터페이스 회로를 통하여 호스트와 최대 212Kbps로 통신할 수 있다. 제안된 회로는 매그나칩의 0.35um 2-Poly 4-Metal CMOS공정으로 제작되었고, 칩의 유효면적은 $2200um{\times}360um$이다.

• 대한전자공학회논문지TC
• /
• 제49권2호
• /
• pp.72-75
• /
• 2012

본 논문에서는 무선전력전송을 위한 고효율 DC-AC 변환 회로를 구현하였다. DC-AC 변환 회로는 발진기와 전력증폭기를 결합시켜 구현하였다. 전력증폭기의 전력 효율은 무선전력전송 송신 시스템의 효율에 크게 영향을 주기 때문에 Class-E 증폭구조를 이용하여 고효율 전력증폭기를 구현하였다. 또한, 전력증폭기의 입력 단에 연결되는 발진기의 출력 전력이 작기 때문에 높은 출력의 DC-AC 변환 회로를 구현하기 위하여 구동 증폭기를 이용한 고이득 이단 전력증폭기를 구현하였다. 고이득 고효율 이단 Class-E 전력증폭기의 입력 단에 발진기를 연결하여 고효율 DC-AC 변환 회로를 구현하였다. 13.56MHz의 2차, 3차 고조파 성분을 억제하기 위해 이중대역 저지 필터를 설계하여 결합하였다. DC-AC 변환 회로의 출력 전력과 변환 효율은 13.56 MHz에서 40 dBm과 80.2 %이다.

• Nuclear Engineering and Technology
• /
• 제55권2호
• /
• pp.595-602
• /
• 2023

The EAST ICRF system operating space has been extended in power and phase control with a low-level RF system for the new double-strap antenna. Then the multi-step power and periodic phase scanning experiment were conducted in L-mode plasma, respectively. In the power scanning experiment, the stored energy, radiation power, plasma impedance and the antenna's temperature all have positive responses during the short ramp-ups of P_L;ICRF. The core ion temperature increased from 1 keV to 1.5 keV and the core heating area expanded from |Z| ≤ 5 cm to |Z| ≤ 10 cm during the injection of ICRF waves. In the phasing scanning experiment, in addition to the same conclusions as the previous relatively phasing scanning experiment, the superposition effect of the fluctuation of stored energy, radiation power and neutron yield caused by phasing change with dual antenna, resulting in the amplitude and phase shift, was also observed. The active control of RF output facilitates the precise control of plasma profiles and greatly benefits future experimental exploration.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.21-31
• /
• 2010

본 논문에서는 DisplayPort용 전자기기 또는 클록 발생을 요구하는 다양한 회로에서 발생 할 수 있는 전자방해(EMI) 현상을 줄일 수 있는 위상 동기 루프와 확산 대역 클록 발생기를 구현 하였다. 이 시스템은 기본적으로 송신용 위상 동기 루프와 확산 대역 클록 발생기 구현을 위한 전하펌프2 와 기준주파수 분주기 등으로 구성된다. 본 논문에서는 2.7Gbps/1.62Gbps DisplayPort 응용 회로에 적합 하도록 10개의 다중 위상 신호를 출력 할 수 있는 270MHz/162MHz 듀얼 모드 위상 동기 루프를 설계 하였고 추가적으로 1.35GHz/810MHz의 위상 동기 루프를 설계하여 지터를 크게 감소시킬 수 있는 구조를 제안하였다. 270MHz/162MHz 위상 동기 루프와 5:1 시리얼라이저 2개, 그리고 1.35GHz 위상 동기 루프와 2:1 시리얼라이저를 연동함으로써 지터 성분을 크게 줄일 수 있다. 위상 동기 루프에서 사용 된 주파수 전환 다중위상 전압제어 발진기와 더불어 DisplayPort 규격에 맞는 주파수 전환이 가능 하도록 분주기를 공유하고 50% duty ratio를 보장할 수 있는 주파수 분주기 구조를 제안 하였다. 또한, 지터를 줄이기 위해서 출력전류 오차를 크게 줄일 수 있는 전하펌프 구조를 제안 하였다. 0.13 um CMOS 공정을 사용하여 설계 하였으며, 270MHz/162MHz PLL의 칩 면적은 $650um\;{\times}\;500um$ 이고, 1.35GHz/810MHz PLL의 칩 면적은 $600um\;{\times}\;500um$ 이다. 270MHz/162MHz 위상 동기 루프 전압제어 발진기의 조절 범위는 330MHz이고, 위상 잡음은 1MHz 오프셋에서 -114cBc/Hz, 확산대역 클록 발생기의 확산 진폭도 는 0.5%이고, 변조 주파수는 31kHz이다. 전체 전력 소모는 48mW이다.