• Journal of Power Electronics
• /
• 제11권3호
• /
• pp.271-278
• /
• 2011

This paper presents a LLC resonant controller IC for secondary side control without external active devices to achieve low profile and low cost LED back light units. A gate driving transformer is adopted to isolate the primary side and the secondary side instead of an opto-coupler. A new integrated dimming circuitry is proposed to improve the dynamic current control characteristic and the current density of a LED for the brightness modulation of a large screen LCD. A dual-slope clock generator is proposed to overcome the frequency error due to the under shoot in conventional approaches. This chip is fabricated using 0.35 ${\mu}m$ BCD technology and the die size is $2{\times}2\;mm^2$. The frequency range of the clock generator is from 50 kHz to 500 kHz and the range of the dead time is from 50 ns to 2.2 ${\mu}s$. The efficiency of the LED driving circuit is 97 % and the current consumption is 40 mA for a 100 kHz operation frequency from a 15 V supply voltage.

• 한국산업융합학회 논문집
• /
• 제20권2호
• /
• pp.115-124
• /
• 2017

This paper aims to develop an SMPS topology for handling a high range of input voltages based on a DC-DC flyback converter circuit. For this purpose, 2 capacitors of the same specifications were serially connected on the input terminal side, with a flyback converter of the same circuit configuration serially connected to each of them, so as to achieve high input voltage and an effect of dividing input voltage. The serially connected flyback converters have the transformer turn ratio of 1:1, so that each coil is used for the winding of a single transformer, which is a characteristic of doubly-fed configuration and enables the correction of input capacitor voltage imbalance. In addition, a pulse transformer was designed and fabricated in a way that can achieve the isolation and noise robustness of the PWM output signal of the PWM controller that applies gate voltage to individual flyback converter switches. PSIM simulation was carried out to verify such a structure and confirm its feasibility, and a 100W class stack was fabricated and used to verify the feasibility of the proposed high voltage SMPS topology.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2019년도 춘계학술대회
• /
• pp.254-256
• /
• 2019

소수체 GF(p)와 이진체 $GF(2^m)$ 상의 다중 타원곡선을 지원하는 듀얼 필드 ECC (DF-ECC) 프로세서를 설계하였다. DF-ECC 프로세서의 저면적 설와 다양한 타원곡선의 지원이 가능하도록 워드 기반 몽고메리 곱셈 알고리듬을 적용한 유한체 곱셈기를 저면적으로 설계하였으며, 페르마의 소정리(Fermat's little theorem)를 유한체 곱셈기에 적용하여 유한체 나눗셈을 구현하였다. 설계된 DF-ECC 프로세서는 스칼라 곱셈과 점 연산, 그리고 모듈러 연산 기능을 가져 다양한 공개키 암호 프로토콜에 응용이 가능하며, 유한체 및 모듈러 연산에 적용되는 파라미터를 내부 연산으로 생성하여 다양한 표준의 타원곡선을 지원하도록 하였다. 설계된 DF-ECC는 FPGA 구현을 하드웨어 동작을 검증하였으며, 0.18-um CMOS 셀 라이브러리로 합성한 결과 22,262 GEs (gate equivalences)와 11 kbit RAM으로 구현되었으며, 최대 100 MHz의 동작 주파수를 갖는다. 설계된 DF-ECC 프로세서의 연산성능은 B-163 Koblitz 타원곡선의 경우 스칼라 곱셈 연산에 885,044 클록 사이클이 소요되며, B-571 슈도랜덤 타원곡선의 스칼라 곱셈에는 25,040,625 사이클이 소요된다.

• 한국의학물리학회지:의학물리
• /
• 제20권4호
• /
• pp.216-224
• /
• 2009

$^{99m}Tc$은 핵의학 영상 획득 물리적 특성이 우수하지만 유기화 작용이 일어나지 않아 갑상선 호르몬의 합성능력이 없는 결절을 진단하는데 제한을 받는다. 이와는 달리 $^{131}I$은 유기화 작용으로 인하여 갑상선의 기능을 평가하는데 활용됨은 물론 높은 에너지의 베타선과 감마선을 방출함으로써 암의 치료에도 널리 사용되고 있는 방사선 핵종이다. 그러나 $^{131}I$은 단일에너지의 감마선을 방출하는 $^{99m}Tc$ 등과는 달리, 다양한 에너지의 감마선을 방출함으로써 핵의학 영상의 정량화가 어려운 단점이 있으며, 특히 고에너지 영역의 감마선에 의한 격벽투과와 산란선은 핵의학 진단영상에 악영향을 미치게 되는 단점이 있다. 본 연구에서는 팬텀 내에서 선원의 위치 변화에 따른 산란의 영향을 알아보기 위해 GATE (Geant4 Application for Tomographic Emission) 시뮬레이션 도구로 dual-head 감마카메라(ECAM), PMMA 팬텀(RADICAL, USA), 점선원 0.1 mCi를 사용하여 모사하였다. 팬텀 내에서 $^{131}I$ 점선원을 X축, Y축으로 위치를 변화시키며 영상을 획득하였다. 또 산란 매질의 유무에 따른 영향을 확인하기 위해 같은 위치에서 점선원이 팬텀 안에 있을 때와 공기 중에 있을 때를 비교 하였다. 저에너지 선원과 비교를 위해 같은 방법으로 $^{99m}Tc$으로도 시뮬레이션 하였다. 또한 시뮬레이션과 똑같은 환경에서 측정 실험을 통해 시뮬레이션의 타당성을 검증 하였다. 이 연구에서는 한 팬텀 내에서도 위치 변화에 따라 산란의 영향이 달라진다는 것을 시뮬레이션을 통해 확인하였다. 이러한 분포 변화는 시뮬레이션과 측정 실험 모두에서 동일한 경향을 나타내었으므로 시뮬레이션이 타당함을 확인할 수 있었다. 시뮬레이션을 이용하면 X축, Y축 위치 변화만 아닌 다양한 경우에 대해서도 위치 변화에 따른 산란 영향의 예상이 가능할 것이며 나아가 산란 보정 연구의 기초 자료로 사용될 것이라 생각한다.

• 대한핵의학회지
• /
• 제38권5호
• /
• pp.338-343
• /
• 2004

목적: 이 연구의 목적은 두층 섬광결정을 사용하여 PET 기기 시야 외곽에서 발생하는 영상 왜곡현상을 최소화하는 고 민감도, 고 분해능의 소동물 PET 시스템을 개발하는 것이다. 대상 및 방법: GATE (Geant4 Application for Tomographic Emission) 시뮬레이션 프로그램을 사용하여 시스템을 모사하였고 시스템 성능을 예측하였으며 시뮬레이션에서 도출한 파라미터를 기준으로 시스템을 설계 제작 하였다. 두층 섬광결정은 Lutetium Oxyorthosilicate (LSO)와 Lutetium-Yttrium Aluminate-Perovskite (LuYAP)으로 구성하였다. 섬광결정의 각 픽셀크기는 $2mm{\times}2mm{\times}8mm$이며 $8{\times}8$로 배열하여 두층 섬광결정으로 구성하였다. 두층 섬광결정 배열을 위치민감형 광전자증배관(Position Sensitive Photomultiplier Tube: PSPMT)과 결합하여 한 개의 검출기를 구성하였으며, 총 16개 검출기를 지름 10 cm, 유효시야 8 cm인 원형으로 배열하였다. 검출기로부터 출력된 데이터는 소켓, 디코더, ADC, FPGA회로를 거쳐 전 처리 컴퓨터에 입력되고 마스터 컴퓨터에 저장 되도록 하였다. 결과: 시스템 개발의 초기 연구로 한쌍 검출기만 사용하여 단층영상을 획득하고 민감도와 공간분해능을 측정하였다. 점선원을 시야 중앙에 위치했을 때 공간분해능은 2.3 mm FWHM이고, 민감도는 10.9 $cps/{\mu}Ci$이었다. 결론: 구축한 시스템을 사용하여 선원의 위치와 모양변화를 정확하게 측정한 사이노그램과 PET 영상을 획득할 수 있었다. 이 연구는 고 분해능 고 민감도 PET 시스템 개발의 초기연구로, 소형 원형 PET 시스템 개발 가능성을 보여준다.lamate을 이용하여 측정한 사구체 여과율과 통계적으로 유의한 상관 관계를 보이지 않았다. 결론: Gates 방법을 이용한 사구체 여과율 측정에서 배후 방사능 관심 영역은 신장의 상방과 양측 신장사이, 즉 혈액 풀 방사능이 많이 분포하는 부위에 설정하는 것이 I-125-iothalamate을 이용한 사구체 여과율과 가장 높은 상관 관계를 보였고, 신장 깊이가 깊지 않은 2군에서 두 사구체 여과율은 더 높은 상관 관계를 보였다.7%$, 25분일 때 $95{\pm}12%$, 40분일 때 $98{\pm}3%$로 통계학적으로 유의한 차이는 없었다(p>0.05). 항응고제 종류에 따른 결합효율은 헤파린을 사용한 경우 $89{\pm}20%$, CPDA를 사용한 경우 $97{\pm}6%$, ACD를 사용한 경우 $98{\pm}4%$로 CPDA와ACD를 사용한 경우에 유의하게 높은 결합효율을 보였다(p<0.001). 결론: 변형 체내 표지법으로 적혈구를 표지시 우수한 결합효율을 유지하기 위해서는 채취하는 혈액의 양은 3 mL 이상, 배양시간은 10분 이상(10분-40분), 항응고제는 ACD나 CPDA tinning 시간은 20분 이상(20-35분)을 유지하고, 가능한 rotating invertor를 사용하는 것이 좋을 것으로 생각된다.KC $\varepsilon$이 K562(Adr)세포에서 많이 발현되었으나, K562와 K562(Adr)세포에서는 verapamil처리에 따른 PKC 아형의 변화는 없었다. 결론: Verapamil은 암세포의 종류에 따라 MIBI와 TF의 섭취를 감소시켰고, 고용량에는 MDR세포의 섭취도 감소시켰으며 이러한 현상은 세포독성 이나 PKC효소 아형과는 관련이 없었다. 그러므로 MDR의 진단시 verapamil을

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.795-803
• /
• 2017

블록암호 ARIA와 AES를 단일 회로로 통합하여 구현한 이중표준지원 암호 프로세서에 대해 기술한다. ARIA-AES 통합 암호 프로세서는 128-비트, 256-비트의 두 가지 키 길이를 지원하며, ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. ARIA와 AES의 알고리듬 공통점을 기반으로 치환계층과 확산계층의 하드웨어 자원이 공유되도록 최적화 하였으며, on-the-fly 키 스케줄러가 포함되어 있어 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. ARIA-AES 통합 프로세서를 $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 54,658 GE로 구현되었으며, 최대 95 MHz의 클록 주파수로 동작할 수 있다. 80 MHz 클록 주파수로 동작할 때, 키 길이 128-b, 256-b의 ARIA 모드에서 처리율은 각각 787 Mbps, 602 Mbps로 예측되었으며, AES 모드에서는 각각 930 Mbps, 682 Mbps로 예측되었다. 설계된 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다.

• 한국통신학회논문지
• /
• 제33권4A호
• /
• pp.387-393
• /
• 2008

본 논문에서는 TDD HSDPA(Time Division Duplex High Speed Downlink Packet Access)와 WiBro(Wireless Broadband Portable Internet) 와 같은 이동통신 규격을 지원하는 SDR(Software Defined Radio) 단말 모뎀 플랫폼을 제안한다. 제안하는 SDR 플랫폼은 DSP, FPGA, 마이크로프로세서 등 프로그래밍 가능한 소자들을 채용하여 HSDPA와 WiBro와 같은 기능을 담당하는 프로그램 등이 하드웨어 플랫폼 상에 다운로드 가능하도록 하였다. 제안하는 플랫폼은 이동통신네트워크의 멀티모드 단말시스템을 위한 물리계층 규격의 기능검증 등에 사용될 수 있다. 본 논문은 먼저 HSDPA와 WiBro 시스템의 물리계층 수신구조를 설명하고, 제안하는 SDR 플랫폼의 하드웨어 구현 방법과 각 모드에 요구되는 기능과 구현한 하드웨어 플랫폼 상에서의 최적화된 신호 흐름의 설계방법을 제시한다. 마지막으로 테스트신호를 이용한 루프백(loopback) 테스트를 통하여 제안한 SDR 플랫폼 상에 동작하는 각 모드 별 링크 성능을 보여준다. 제시된 실험 성능은 컴퓨터 시뮬레이션 성능과 비교하였다.

• 한국광학회지
• /
• 제24권5호
• /
• pp.262-270
• /
• 2013

본 논문에서는 블록암호화의 CBC(Cipher Block Chaining) 방식을 광학적인 XOR 연산을 이용하여 새로운 변형된 CBC 암호화 및 복호화 시스템을 제안한다. 제안한 방법은 광학적 XOR 연산의 병렬 처리를 위해 이중 인코딩 방법과 자유 공간 연결 광논리 게이트 방법을 사용한다. 또한 제안된 XOR 연산 기반의 CBC 암호화 방식의 광학적 구성도를 공학적으로 실제 제작 구현 가능한 광 모듈 형태의 광 암호화/복호화 장치로 제안한다. 제안된 방법은 기존의 CBC 방식을 광학적으로 구현했기 때문에 기존의 전자적인 CBC 방식의 장점과 광학적인 고속성과 병렬 처리의 특성으로 인해 많은 정보를 빠른 속도로 암호화 및 복호화가 가능하다. 또한, 광 병렬 처리의 특성상 데이터가 2차원으로 배열되어 데이타 크기가 증가된 평문 데이터와 암호키를 사용함으로써 기존의 전자적 CBC 방식보다도 한층 더 암호 강도가 강력해진 암호화 시스템을 제공한다. 컴퓨터 시뮬레이션 결과는 제안한 기법이 CBC 모드의 암호화 및 복호화 과정에 효율적임을 보여준다. 한편 제안된 방식은 CBC 방식 외에 ECB(Electronic Code Book) 방식과 CFB(Cipher Feedback Block) 방식에도 적용할 수 있다.

• Journal of the Korean Institute of Landscape Architecture International Edition
• /
• 제1호
• /
• pp.89-101
• /
• 2001

The purpose of this study ins to verify the characteristic location of Byungyoung Castle, physical type, inside spatial organization, and the scheme of Byungyoung Castle. The study utilizes historic literature, ancient maps related to Byungyoung Castle, topographical and cadastral maps which were published under the rule of Japanese Imperialism Castle, topographical and cadastral maps which were published under the rule of Japanese Imperialism and the topographical maps which were made recently by National Geographic Institute with various scales. The methodology of the study is to interpret the contents from the historic literature on the site map. The methodology of the study is to interpret the contents from the historic literature on the site map. The result of the study is as follows; Byungyoung Castle does duty as a defensive base for the entire country and has a specific character of location that has the dual function of a mountain fortress for national defense and of a village fortress for the town. Byungyoung Castle has four gates on four sides and has a oval shape very close to a circular form. The road construction inside the castle is composed basically of a cross shape. Byungyoung is located in the northwest area of this major road system. The private houses that lie along the north-south road are build up at the core area of the lower level and the town market built up around the south gate becomes the heart of life for the people. Schematically, it has the same pattern as regular village fortress, in that the houses for the guests and the houses for the public office are arranged to the east and the west. It is considered that there is certain functional parallel between Byungyoug Castle and Ulsan castle because there are no facilities for sacrificial rites no institutional budding.

• 한국정보통신학회논문지
• /
• 제23권8호
• /
• pp.966-974
• /
• 2019

본 연구에서는 저전력 영역에서의 효율을 개선하기 위해 바이패스 구조를 갖춘 2.4GHz CMOS 전력 증폭기를 제안한다. 바이패스 구조를 설계하기 위해, 구동 증폭단의 공통 게이트 트랜지스터를 두 개로 분할하였다. 공통 게이트 트랜지스터 중 하나는 고출력 전력 모드를 위한 전력단을 구동하도록 설계된다. 다른 공통 게이트 트랜지스터는 저출력 전력 모드를 위해 전력단을 바이 패스하도록 설계하였다. 측정 된 최대 출력은 20.35 dBm이며 효율은 12.10 %이다. 11.52 dBm의 측정 된 출력에서 효율은 전력증폭단을 바이 패스함으로써 1.90 %에서 7.00 %로 향상됨을 확인하였다. 측정 결과를 바탕으로 제안 된 바이 패스 구조의 타당성을 성공적으로 검증 하였다.