• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.17-22
• /
• 2004

본 논문에서는 진폭 변조와 펄스 폭 변조를 모두 사용하는 새로운 AMOLED 디스플레이 구동 방식을 개발하였다. 펄스 폭 변조를 위해서 다섯 개의 서브 프레임으로 화상 프레임을 나누었고 진폭 변조를 위해 TFT 게이트 전압에 의해 제어되는 3가지의 OLED 휘도(전류) 레벨을 사용하였다. 이 두 종류의 변조를 조합하여 35(=243) 계조를 얻었다. 그리고 DAC를 사용하지 않고 2개의 쉬프트 레지스터를 갖는 새로운 데이터 전극 구동 회로를 설계하였다. 회로 동작은 6㎛ 채널 길이 다결정 TFT의 전류-전압 특성에서 추출된 TFT 파라미터를 이용한 HSpice 시뮬레이션을 통하여 검증하였다. 시뮬레이션 결과로부터 320×240, 이중 스캔, 243 계조 AMOLED 디스플레이를 구현할 수 있음을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.110-111
• /
• 2006

이중 에피층을 가지는 SOI (Silicon-On-Insulator) RESURF(REduced SURface Field) LIGBT(Lateral Insulated Gate Bipolar Transistor) 소자의 에피층 두께에 따른 항복전압 특성을 분석하였다. 이중 에 피층 구조를 가지는 SOI RESURF LIGBT 소자는 전하보상효과를 얻기 위해 기존 LIGBT 소자의 n 에피로 된 영역을 n/p 에피층의 이중 구조로 변경한 소자로 n/p 에피층 영역내의 전하간 상호작용에 의해 에피 영역 전체가 공핍됨으로써 높은 에피 영역농도에서도 높은 항복전압을 얻을 수 있는 소자이다. 본 논문에서는 LIGBT 에피층의 전체 두께와 농도를 고정한 상태에서 n/p 에피층의 두께가 변하는 경우에 항복전압 특성의 변화에 대해 simulation을 통해 분석하였다.

• 대한핵의학회지
• /
• 제39권3호
• /
• pp.191-199
• /
• 2005

목적: 본 연구의 목적은 신장의 정확한 방사능 섭취량을 얻기 위해서 기하학적 평균 감쇠보정을 이용한 conjugate view 방법(CVM)을 평가하고 Gate 방법과 비교하는 것이다. 대상 및 방법 : 본 연구는 신장의 방사능 섭취량을 시뮬레이션하기 위해서 몬테칼로 코드, SIMIND와 Zubal 팬텀을 사용하였다. 또한 이중 감마카메라를 이용하여 직경 5cm인 팬텀들을 직경 20cm인 실제 팬텀에 삽입하여 실험을 하였다. CVM 방법을 평가하기 위해서 산란과 감쇠가 없는 이상적 데이터와 비교되었다. 또한, CVM 방법을 Gate 방법과 비교하였고, 산란보정의 적용 또는 비적용으로 나누어 CVM 방법을 실행하였다. Gate 방법은 임상에서 사용하는 것처럼 산란보정을 적용하지 않았으며, $0.12cm^{-1}$와 $0.15cm^{-1}$ 감쇠계수들을 적용하였다. 관심영역 내에 있는 평균계수, 신장영상 위에서 얻어진 프로파일, 선형회귀분석을 이용하여 데이터를 분석하였고, 이상적 데이터와의 상관계수를 계산하였다. 결과: 컴퓨터 시뮬레이션의 경우, 이상적 데이터, CVM 방법, Gate 방법으로부터 얻어진 평균계수들은 각각 (오른쪽: $998{\pm}209$, 왼쪽: $896{\pm}249$), (오른쪽: $911{\pm}207$, 왼쪽: $815{\pm}265$), (오른쪽: $1065{\pm}267$, 왼쪽 $1546{\pm}267$)이었다. CVM 방법은 이상적 데이터와 좋은 상관관계를 보여주었고, 이상적 데이터와 대한 CVM 방법, Gate방법의 상관계수는 각각 (오른쪽: 0.91, 왼쪽: 0.93)와 (오른쪽: 0.85, 왼쪽 0.90)이었다. 결론: 기하학적 평균 감쇠보정을 이용한 CVM 방법은 Gate 방법보다 정량적으로 더 정확한 값을 제공하였다. 결론적으로, 신장 깊이에 영향을 받지 않는 CVM 방법으로 더욱 정확하게 신장의 방사능 섭취량을 측정할 수 있을 것으로 생각된다.

• 대한전자공학회논문지SD
• /
• 제40권1호
• /
• pp.1-10
• /
• 2003

본 연구에서는 Metal-Ferroelecric-Semiconductor FET (MFSFET) 소자의 특성을 시뮬레이션 하였다. 시뮬레이션에서는 field-dependent polarization 모델과 square-law FET 모델이 도입되었다. MFSFET 시뮬레이전에서 C-V/sub G/ 곡선은 축적과 공핍 및 반전 영역을 확실하게 나타내었다. 게이트 전압에 따른 캐패시턴스, subthreshold 전류 그리고, 드레인 전류특성에서 강유전체 항전압이 0.5, 1V 일 때, 각각 1, 2V 의 memory window 를 나타내었다. 드레인 전류-드레인 전압 곡선은 증가영역과 포화영역으로 구성되었다. 드레인 전류-드레인 전압 곡선에서 두 부분의 문턱전압에 의해 나타난 포화드레인 전류차이는 게이트 전압이 0, 0.1, 0.2 그리고, 0.3V 일 때, 각각 1.5, 2.7, 4.0 그리고 5.7㎃ 이었다. 시간경과 후의 드레인 전류를 분석하였는데, PLZT(10/30/70) 박막은 10년 후에 약 18%의 포화 전류가 감소하여 우수한 신뢰성을 보였다. 본 모델은 MFSFET 소자의 동작을 예측하는데 중요한 역할을 할 것으로 판단된다.

• 한국의학물리학회:학술대회논문집
• /
• 한국의학물리학회 2003년도 제27회 추계학술대회
• /
• pp.44-44
• /
• 2003

As a basic measurement tool in the areas of animal models of human disease, gene expression and therapy, and drug discovery and development, small animal PET imaging is being used increasingly. An ideal small animal PET should have high sensitivity and high and uniform resolution across the field of view to achieve high image quality. However, the combination of long narrow pixellated crystal array and small ring diameter of small animal PET leads to the degradation of spatial resolution for the source located at off center. This degradation of resolution can be improved by determining the depth of interaction (DOI) in the crystal and by taking into account the information in sorting the coincident events. Among a number of 001 identification schemes, dual layer phsowich detector has been widely investigated by many research groups due to its practicability and effectiveness on extracting DOI information. However, the effects of each crystal length composing dual layer phoswich detector on DOI measurements and image qualities were not fully characterized. In order to minimize the DOI effect, the length of each layer of phoswich detector should be optimized. The aim of this study was to perform simulations using a simulation tool, GATE to design the optimum lengths of crystals composing a dual layer phoswich detector. The simulated small PET system employed LSO front layer LuYAP back layer phoswich detector modules and the module consisted of 8${\times}$8 arrays of dual layer crystals with 2 mm ${\times}$ 2 mm sensitive area coupled to a Hamamatsu R7600 00 M64 PSPMT. Sensitivities and variation of radial resolutions were simulated by varying the length of LSO front layer from 0 to 10 mm while the total length (LSO + LuYAP) was fixed to 20 mm for 10 cm diameter ring scanner. The radial resolution uniformity was markedly improved by using DOI information. There existed the optimal lengths of crystal layers to minimize the variation of radial resolutions. In 10 cm ring scanner configuration, the radial resolution was kept below 3.4 mm over 8 cm FOV while the sensitivity was higher than 7.4% for LSO 5 mm : LuYAP 15 mm phoswich detector. In this study, the optimal length of dual layer phoswich detector was derived to achieve high and uniform radial resolution.

• 전력전자학회논문지
• /
• 제7권4호
• /
• pp.332-338
• /
• 2002

토카막 장치의 초전도 코일에 사용되는 전원 공급장치는 초대형급(20kA) 직류 전원 공급기로서 빠른 전류제어 응답성과 매우 작은 정상상태 리플이 필수적이다. 특히 역전류 공급이 가능한 회생형 컨버터의 운전중 전류 방향이 바뀌는 순간에도 전류기준값을 잘 추종하는 것이 중요하다. 이러한 조건들을 만족시키기 위하여 입력측에 2중 출력($\Delta$, Y)를 갖는 변압기와 출력단에 상간변압기(interphase transformer, IPT)를 이용한 12펄스 싸이리스터 듀얼 컨버터를 설계, 제작하였다. 각 컨버터에서 출력되는 전류의 합이 부하전류 지령치를 따르도록 제어하는 동시에 차 전류의 평균값이 영이 되도록 함으로써 각 컨버터의 부하 분담율을 일정하게 하여 상간 변압기의 포화를 방지한다. 대전류 코일 전류 공급장치의 양방향 전류 제어 성능을 높이기 위하여 위상각 검출 및 게이팅 지연각 구현을 디지털화하고 컨버터 전류방향 정역절환시 초기 응답특성을 개선하는 방법을 제안하였다. 또한 시뮬레이션과 실부하 전류실험을 통해 제안된 제어기의 동작성능을 확인하였다.

• 한국통신학회논문지
• /
• 제33권12A호
• /
• pp.1172-1176
• /
• 2008

본 논문에서는 상용 DSP를 기반으로 하여 SDR용 스마트 안테나 시스템의 듀얼 모드 채널 카드를 구현하였다. SDR(Software Define Radio) 기술은 공통된 하드웨어 플랫폼에 소프트웨어를 다운로드하여 사용자가 원하는 모드로 재구성이 가능하게 하는 기술이다. 채널 카드는 고속 데이터 전송을 위한 차세대 이동통신 방식인 WiBro(Wireless Broadband)와 HSDPA(High Speed Downlink Packet Access) 통신 모드를 지원하며, 스마트 안테나 기술이 적용된 듀얼 모드 기지국 시스템의 핵심인 모뎀 카드로 사용된다. 본 논문에서는 WiBro 시스템과 HSDPA 시스템으로 구현된 채널 카드의 구조를 설명하고, 구현된 채널 카드의 성능 검증을 위해 상용 통신 규격인 WiBro와 HSDPA시스템에서의 성능을 알아본다.

• ETRI Journal
• /
• 제37권6호
• /
• pp.1143-1153
• /
• 2015

In this paper, we propose an efficient architecture for a real-time image stitching engine for vision SoCs found in motor vehicles. To enlarge the obstacle-detection distance and area for safety, we adopt panoramic images from multiple telegraphic cameras. We propose a stitching method based on a fixed homography that is educed from the initial frame of a video sequence and is used to warp all input images without regeneration. Because the fixed homography is generated only once at the initial state, we can calculate it using SW to reduce HW costs. The proposed warping HW engine is based on a linear transform of the pixel positions of warped images and can reduce the computational complexity by 90% or more as compared to a conventional method. A dual-core SW/HW image stitching engine is applied to stitching input frames in parallel to improve the performance by 70% or more as compared to a single-core engine operation. In addition, a dual-core structure is used to detect a failure in state machines using rock-step logic to satisfy the ISO26262 standard. The dual-core SW/HW image stitching engine is fabricated in SoC with 254,968 gate counts using Global Foundry's 65 nm CMOS process. The single-core engine can make panoramic images from three YCbCr 4:2:0 formatted VGA images at 44 frames per second and frequency of 200 MHz without an LCD display.

• 조명전기설비학회논문지
• /
• 제22권11호
• /
• pp.23-29
• /
• 2008

This paper presents a new conceptual electromagnetic induction eddy current based stainless steel plate spiral type heater for heat exchanger or dual packs heater in hot water system boiler steamer and super heated steamer, which is more suitable and acceptable for new generation consumer power applications. In addition, an active clamping quasi-resonant PWM high frequency inverter using trench gate IGBTs power module can operate under a principle of zero voltage soft commutation with PWM is developed and demonstrated for a high efficient induction heated hot water system and boiler in the consumer power applications. This consumer induction heater power appliance using active clamping soft switching PWM high frequency inverter is evaluated and discussed on the basis of experimental results.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 C
• /
• pp.1585-1587
• /
• 2004

이중 에피층 구조를 가지는 SOI(Silicon-On-Insulator) LIGBT(Lateral Insulated Gate Bipolar Transistor)의 에피층 두께 변화에 따른 항복전압 특성을 분석하였다. 제안된 소자는 전하보상효과를 얻기 위해 n/p-epi의 이중 에피층 구조를 사용하였으며, 에피층 전체에 걸쳐서 전류가 흐를 수 있도록 하기 위해 trenched anode구조를 채택하였다. 본 논문에서는 n/p-epi층의 농도를 고정시킨 후 각각의 epi층의 두께를 변화시켜가며 simulation을 수행하였을 때 항복전압의 변화 및 표면과 epi층에서의 전계분포변화를 분석하였다.