• 제목/요약/키워드: Dual Core System

검색결과 93건 처리시간 0.027초

Dual Core 시스템에서 Shared Memory 기능 구현 (Implementation of the Shared Memory in the Dual Core System)

  • 장승주
    • 한국콘텐츠학회논문지
    • /
    • 제8권9호
    • /
    • pp.27-33
    • /
    • 2008
  • Linux에서 사용되는 Shared Memory는 동일한 메모리 영역에 여러 개의 프로세스가 접근할 수 있도록 해 주는 기술이다. 본 논문은 Linux 운영체제에서 지원해 주는 System V의 IPC 중 하나인 Shared Memory를 Dual Core 시스템 상에서 동작하도록 구현한다. 본 논문에서는 커널 단계에서 처리되는 SVR(System V Release) 형식의 Shared Memory를 다룬다. 기존의 공유메모리 방식은 단일 처리기를 이용한 방식이다. 본 논문에서는 dual core를 이용하여 공유메모리 처리를 할 수 있는 시스템을 제안한다. 본 논문에서 제안하는 Dual Core 시스템에서 공유 메모리 기능 구현은 기존의 단일 처리기 시스템에서보다 성능을 향상시킬 수 있도록 한다. 공유 메모리를 이용한 프로세스의 동작이 별개의 CPU에서 동작되도록 함으로써 성능 향상을 꾀한다.

Dual Core 시스템에서 Shared Memory 기능 설계 (The Design of the Shared Memory in the Dual Core System)

  • 장승주;이광용;김재명
    • 한국정보통신학회논문지
    • /
    • 제12권8호
    • /
    • pp.1448-1455
    • /
    • 2008
  • 본 논문은 대부분의 Linux 운영체제에서 지원해 주는 System V의 IPC 중 하나인 Shared Memory를 Dual Core 시스템 상에서 동작하도록 설계한다. Linux에서 사용되는 Shared Memory는 동일한 메모리 영역에 여러 개의 프로세스가 접근할 수 있도록 해 주는 기술이 다. 본 논문에서는 Shared Memory의 큰 두 갈래 중 커널 단계에서 처리되는 SVR(System V Release) 형식의 Shared Memory를 다룬다. 본 논문에서는 리눅스 운영체제의 공유 메모리 기능을 Dual Core 시스템에서 동작하도록 설계한다. 본 논문에서 제안하는 Dual Core 시스템에서 공유 메모리 기능 설계 방안은 듀얼 코어를 활용하여 기존의 단일 처리기 시스템에서보다 성능을 향상시킬 수 있도록 한다. 공유 메모리를 이용한 프로세스의 동작이 별개의 CPU에서 동작되도록 함으로써 성능 향상을 꾀한다.

강도저항형 코어와 프레임 구조의 진동주기차를 이용한 듀얼프레임 제진시스템의 응답특성 (Response Characteristic of the Dual-frame Passive Control System with the Natural Period Difference between the Strength Resistant Core and Frame Structure)

  • 김태경;최광용;오상훈;유홍식
    • 한국지진공학회논문집
    • /
    • 제19권6호
    • /
    • pp.273-282
    • /
    • 2015
  • In this study, shaking table test has been carried out for the dual frame passive control system for seismic performance verification of the proposed system. The proposed system was separated into two independent frameworks that are strength resistant core and frame structure by connecting to the damper. Moreover, the seismic performance improvement of the proposed system has been verified by comparing and analyzing the experimental results of the proposed system with an existing core system. As a result of the shaking table test, acceleration and displacement responses of dual-frame vibration control system are decreased than those of the existing strength resistant type core system. In the case of the core system, while the damage was concentrated on the column of first floor, the damage of the dual system was dispersed in each layer. The damage also was concentrated on the damper, almost no damage occurs to the structural members. It has been emphasized that installed dampers in the proposed dual system reduce the input energy of whole structure by absorbing seismic input energy, which leads overall system damage to be reduced.

철도 변전설비를 위한 싸이리스터 이중 컨버터 전력 시스템의 제어 기법 (Control Algorithm of Thyristor Dual Converter Power System for Railway Power Substations)

  • 한성우;이창희;김영우;문동옥
    • 전력전자학회논문지
    • /
    • 제20권6호
    • /
    • pp.573-579
    • /
    • 2015
  • A control algorithm of thyristor dual converter power system is proposed in this study for a railway power substation. The thyristor dual converter can use regenerative power without an additional system using control algorithm. An autonomous voltage and mode change method is also proposed to provide uninterrupted power to the railway. A 10 kW reduced model of the thyristor dual converter power system is built and tested to verify the validity of the proposed control algorithm.

Dual Core 시스템에서 효율적인 공유 메모리 사용 기능 구현 (Implementation of the Efficient Shared Memory in the Dual Core System)

  • 장승주
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2009년도 추계학술발표대회
    • /
    • pp.543-544
    • /
    • 2009
  • 본 논문은 Linux에서 사용되는 Shared Memory는 동일한 메모리 영역에 여러 개의 프로세스가 접근할 수 있도록 해 주는 기술이다. 본 논문에서는 Shared Memory의 큰 두 갈래 중 커널 단계에서 처리 되는 SVR(System V Release) 형식의 Shared Memory를 다룬다. 본 논문에서는 리눅스 운영체제의 공유 메모리 기능을 Dual Core 시스템에서 동작하도록 구현한다.

철도 직류 급전용 싸이리스터 이중 컨버터 전력 시스템의 병렬운전 기법 (Parallel Control Algorithm of Thyristor Dual Converter Power System for DC Power Substation of Railway)

  • 김영우;문동옥;이창희
    • 전력전자학회논문지
    • /
    • 제22권1호
    • /
    • pp.9-17
    • /
    • 2017
  • A parallel control algorithm of thyristor dual-converter power system for the DC power supply of railway is proposed. The circulating current and current imbalance generated during parallel operation can be limited to control the output voltage of each power system by using the proposed parallel control algorithm. The proposed control algorithm can also eliminate output current sensor to achieve the same output response without additional costs. The validity of the proposed algorithm is verified through simulation and experiment.

듀얼코어 임베디드 리눅스 시스템에서 공유 메모리 성능 개선 방안 및 성능 분석 (Improvement Method and Performance Analysis of Shared Memory in Dual Core Embedded Linux system)

  • 정지성;김창봉
    • 인터넷정보학회논문지
    • /
    • 제11권4호
    • /
    • pp.95-106
    • /
    • 2010
  • 최근 복잡한 프로그래밍 환경에서 다수의 프로세스들은 서로 협력하기 위하여 서로 통신하고 자원과 정보를 공유한다. 커널에서는 이것이 가능한 방법으로 프로세스간 통신이라는 IPC(Inter-Process Communication)를 제공한다. 리눅스에서 사용되는 공유 메모리는 동일한 메모리 영역에 여러개의 프로세스가 접근할 수 있도록 해 주는 기술이다. 본 논문에서는 서로 다른 코어에 서로 다른 운영체제를 갖는 듀얼코어 임베디드 리눅스 시스템에서 공유 메모리 성능 개선 방안을 제시하고, MP2530F(ARM926F+ARM946E)의 임베디드 리눅스 시스템을 구축하여 성능을 측정한다. 공유 메모리를 이용한 프로세스의 동작이 별개의 CPU에서 동작되도록 함으로써 성능 향상을 꾀한다.

멀티코어 기반의 임베디드 시스템에서 안드로이드 부팅 속도 향상 방법 (An Improving Method of Android Boot Speed in Multi-core based Embedded System)

  • 최진용;이재흥
    • 전기전자학회논문지
    • /
    • 제17권4호
    • /
    • pp.564-569
    • /
    • 2013
  • 현재 임베디드 기기는 멀티코어로 급성장하고 있으며 빠른 부팅 속도를 요구하고 있다. 하지만 기존의 부팅 기술은 하나의 코어만을 사용하고 있다. 따라서 본 논문에서는 분석 도구를 통해 안드로이드 부트 프로세스를 분석후, CPU연산이 많은 곳에 병렬 기법을 적용하는 방법과 멀티 코어의 성능을 최대로 끌어내기 위해 CPU주파수 정책을 변경함으로써 멀티코어 기반에서 안드로이드 부팅 속도 향상 방법에 대해 제안한다. 본 논문의 제안 방법을 듀얼 코어 S5PV310과 쿼드 코어 Exynos4412에 각각 적용시킨 뒤 부팅 완료 시간을 측정하였으며 기존의 방법과 제안 방법의 시간을 비교한 결과 듀얼코어와 쿼드코어에서 각각 약 20.71%, 약 31.34%의 속도 성능향상을 가져왔다.

임베디드 시스템에서의 공유 메모리 컨트롤러 디바이스 드라이버 설계 (Design of Shared Memory Controller Device Driver in Embedded System)

  • 문지훈;오재철
    • 한국전자통신학회논문지
    • /
    • 제9권6호
    • /
    • pp.703-709
    • /
    • 2014
  • 단일 시스템에 코어별 운영체제를 사용하는 AMP(Asymmetric Multiprocessing) 기반 듀얼 코어에서 프로세서간 데이터를 전달하기 위해서 공유 메모리 기법을 사용한다. 서로 다른 운영체제에서 공유 메모리를 사용하기 위해서는 두 운영체제 사이의 메시지 통신 및 동기화 문제를 해결해 주어야 하는 문제점이 발생한다. 본 논문에서는 듀얼 코어 환경에서 서로 다른 프로세서 코어 사이에서 데이터 공유를 위해서 별도의 메모리 컨트롤러를 이용하였다. 이 컨트롤러는 두 프로세서에서 동시에 접근이 가능 하도록 두 개의 슬레이브 포트를 지정할 수 있으며, 두 프로세서에 의해서 동시에 데이터 처리를 수행할 경우 메모리 중재자에 의해서 슬레이브 포트의 우선 순위를 결정하게 된다. A에서 B 프로세서로 데이터를 전달 시, SRAM 영역을 논리적으로 8개의 페이지로 분리하였다. 여러 프로세스에서 메모리 영역을 사용 하도록 하였으며 페이지당 4KByte의 크기를 갖도록 하였으며, 현재 페이지가 사용 가능한지 아닌지를 판별하기 위해서 4바이트 크기의 컨트롤 레지스터를 이용하였다.

소프트 에러 발생 시 자동 복구하는 이중 코어 지연 락스텝 프로세서의 설계 (Design of a Delayed Dual-Core Lock-Step Processor with Automatic Recovery in Soft Errors)

  • 김주호;양성현;이성수
    • 전기전자학회논문지
    • /
    • 제27권4호
    • /
    • pp.683-686
    • /
    • 2023
  • 본 논문에서는 차량 전자 시스템에서 소프트 에러와 공통 고장에 대응하기 위해 두 개의 코어를 지연 동작시킨 후 그 결과를 비교하는 D-DCLS(Delayed Dual Core Lock-Step) 프로세서를 설계하였다. D-DCLS는 어느 코어에서 에러가 발생했는지 알 수 없기 때문에 각 코어를 에러가 발생하기 이전 시점으로 되돌려야 하는데 파이프라인 스테이지 상의 모든 중간 계산값을 되돌리기 위해서는 복잡한 하드웨어 수정이 필요하다. 본 논문에서는 이를 쉽게 구현하기 위해 분기 명령어가 실행될 때마다 모든 레지스터 값을 버퍼에 저장해 두었다가 에러가 발생하면 저장된 레지스터 값을 복구한 후 'BX LR' 명령어를 수행하여 해당 분기 시점으로 자동 복구하도록 하였다. 제안하는 D-DCLS 프로세서를 Verilog HDL로 설계하여 에러가 감지되었을 때 자동으로 복구한 후 정상 동작하는 것을 확인하였다.