• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.132.2-132.2
• /
• 2014

란탄족 원소가 도핑된 세라믹 나노결정, 즉, 나노형광체는 도핑되는 원소의 종류에 따라 다양한 색을 발광할 수 있다. 일반적으로 형광체는 외부에너지에 의해 여기된 후 흡수한 에너지 보다 작은 에너지의 가시광을 발광하게 된다. 이러한 현상은 downconversion 발광으로 알려져 있다. 그러나 모체에 Yb3+와 Er3+를 도핑하는 경우 적외선을 흡수하여 가시광선을 발광하는 upconversion 현상이 관찰된다. Upconversion 형광체를 이용하여 적외선을 가시광으로 변환시키면 sub-band gap 손실을 줄임으로써 태양전지 효율을 높일 수 있고, 바이오 이미징 감도를 높일 수도 있다. 그러나, upconversion 발광기구에서는 두 개의 적외선 광자가 흡수되어 하나의 가시광 광자가 방출되기 때문에 upconversion 발광 효율은 downconversion 발광 효율에 비하여 매우 낮은 특성을 보인다. 특히 형광체의 크기가 작아져 나노미터 영역의 크기가 되면 효율이 더욱 낮아지기 때문에 upconversion 나노형광체의 경우 효율을 증가시키기 위하여 형광체 주위로 결정질 쉘을 형성시키는 것이 필요하다. 이 때, 결정질 쉘에 downconversion 특성을 보일 수 있는 란탄족 원소를 도핑하는 경우 upconversion 발광 강도가 증대될 뿐 아니라, 하나의 나노입자에서 upconversion과 downconversion 두 가지 서로 다른 발광 특성을 관찰할 수 있다. 본 발표에서는 단일 나노입자에서 upconversion과 downconversion 발광을 보이는 이중발광 코어/쉘 나노형광체의 발광 특성에 대하여 논의하고자 한다.

• 한국통신학회논문지
• /
• 제30권9C호
• /
• pp.913-921
• /
• 2005

일반적인 bandpass sampling 방법인 real bandpass sampling 기법은 하향변환(downconversion)을 시행할 때 음의 주파수 대역의 RF 신호와의 에일리어싱(aliasing) 현상을 피해야 하므로 신중한 sampling 주파수 선택이 요구된다. 더욱이 다중신호(multiple signals)가 하향변환 될 경우에 이 sampling 방법은 더욱 많은 제약이 따르게 된다. 그러나 Hilbert 변환을 사용하는 complex bandpass sampling 방법은 음의 주파수 영역의 신호를 제거함으로써, real bandpass sampling 기법보다 유연하고 넓은 sampling 주파수 범위를 제공하며, 또한 더욱 낮은 sampling 주파수를 얻을 수 있는 장점이 있다. 본 논문에서는 이러한 complex bandpass sampling의 특징을 사용하여, 다중 신호를 하나의 통신 기기에서 동시에 하향 변환하는 수신기의 구조를 제시한다. 그리고 하나 또는 2개 신호의 하향변환에 관한 내용으로 제한하지 않고 N개의 신호로 확장하여 유효 sampling 주파수 영역 및 보호대역(guard-band)이 고려된 sampling 가능 최소 주파수에 관한 수식들을 일반화한다. 또한 모의실험을 통해 유도된 수식들을 증명한다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.54-58
• /
• 2002

This paper describes the theoretical analysis and performance of a 2.4㎓ bulk-driven downconversion mixer, where the LO signal is input via the bulk. A mixer core designed with a 0.18$\mu\textrm{m}$ CMOS process is able to operate under 0.8V∼1V supply voltage. The RF, LO, and IF port frequencies are 2.45㎓, 2.4㎓, and 50MHz, respectively. The measurement results exhibit conversion gain of -1.8㏈, l㏈ compression point of -17㏈m and IIP3 of -4㏈m with 0㏈m LO power. The power consumption is as small as 4mW.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.77-81
• /
• 2002

This paper demonstrates a CMOS downconversion mixer for 2.4GHz ISM band applications. The mixer, implemented in a 0.18um CMOS process, is based on the CMOS Gilbert Cell mixer, With a 2.5GHz local oscillator and a 2.45GHz RF input, the measurement results exhibit power conversion gam of -6dB, IIP3 of -6dBm, input $P_{-1dB}$ of -15 dBm, and power dissipation in mixer core of 2.7 mW with 0㏈m LO power and 1.8V supply voltage.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.91-95
• /
• 2003

In this work, we have designed Gilbert cell downconversion mixer using 0.25um Anam CMOS process, we also have analyzed Conversion gain and IIP3 using Taylor series in our own unique way. Especially, bulk terminal is used as LO( Local Oscillator) input for reduction of power consumption and supply voltage. Supply voltage used in this design is lower than 1.8V and core current is less than 500uA. The simulation experiments showed that the conversion gain, IIP3, and power consumption were -1dB, 4.46dBm, and 0.8mW, respectively.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.391-395
• /
• 2003

In this work, we have designed Gilbert cell downconversion mixer using 0.25um Anam CMOS process, we also have analyzed Conversion gain and IIP3 using Taylor series in our own unique way. Especially, bulk terminal is used as LO( Local Oscillator) input for reduction of power consumption and supply voltage. Supply voltage used in this design is lower than 1.8V and core current is less than 500uA. The simulation experiments showed that the conversion gain, IIP3, and power consumption were -1 dB, 4.46dBm, and 0.8mW, respectively.

• 한국항행학회논문지
• /
• 제13권1호
• /
• pp.48-53
• /
• 2009

본 논문은 1P8M CMOS $0.13{\mu}m$ 공정을 이용하여 GPS응용에 적합한 프론트-엔드(front-end)를 구현하였다. 저잡음 증폭기(LNA)는 능동 안테나와 수동 안테나를 지원하기 위해 높은 전압이득과 낮은 잡음지수(Noise Figure)의 LNA1모드와 낮은 이득과 높은 입력 3차 교차점(IIP3: 3rd Input Intercept Point)의 LNA2모드로 동작한다. 두 LNA의 측정된 성능은 1.2 V의 공급전압에서 각각 3.2/2 mA의 전류를 이용하여 16.4/13.8 dB 이득과, 1.4/1.68 dB NF, 그리고 -8/-4.4 dBm의 IIP3값을 갖는다. 쿼드 하향주파수 혼합기(quadrature downconversion 혼합기)는 트랜스임피던스 증폭기(transimpedance amplifier)와 가변저항을 이용하여 27.5 dB에서 41 dB의 변환이득을 갖는다. 프론트-엔드는 LNA1모드 동작 시 6.6 mW의 전력을 소모하여 39.8 dB의 변환이득, 2.2 dB의 잡음지수와 -33.4 dBm의 IIP3의 성능을 갖는다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.595-604
• /
• 2016

Utilizing a standard 130-nm CMOS process, a RF frontend is designed at 24 GHz for automotive collision avoidance radar application. Single IF direct conversion receiver (DCR) architecture is adopted to achieve high integration level and to alleviate the DCR problem. The proposed frontend is composed of a two-stage LNA and downconversion mixers. To save power consumption, and to enhance gain and linearity, stacked NMOS-PMOS $g_m$-boosting technique is employed in the design of LNA as the first stage. The switch transistors in the mixing stage are biased in subthreshold region to achieve low power consumption. The single balanced mixer is designed in PMOS transistors and is also realized based on the well-known folded architecture to increase voltage headroom. This frontend circuit features enhancement in gain, linearity, and power dissipation. The proposed circuit showed a maximum conversion gain of 19.6 dB and noise figure of 3 dB at the operation frequency. It also showed input and output return losses of less than -10 dB within bandwidth. Furthermore, the port-to-port isolation illustrated excellent characteristic between two ports. This frontend showed the third-order input intercept point (IIP3) of 3 dBm for the whole circuit with power dissipation of 6.5 mW from a 1.5 V supply.

• 한국통신학회논문지
• /
• 제31권12C호
• /
• pp.1249-1256
• /
• 2006

본 논문은 대역통과 샘플링(bandpass sampling)이론을 사용하여 N개 RF 신호를 하나의 통신기기에서 직접 하향변환(down-conversion)할 때 요구되는 유효 샘플링 주파수 영역(valid sampling frequency range) 및 최소 샘플링 주파수를 찾는 방법을 제안하였다. 이 방식은 기존의 방식보다 효율적이며 복잡성이 낮은 방식을 새롭게 고안하여 N개의 신호에 대하여 수식을 유도하고 일반화 하였으며 컴퓨터 모의실험(simulation)을 통해 이 수식들을 증명하였다. 그리고 제안한 알고리즘은 샘플링 주파수를 결정할 때 인접 IF 신호간의 보호대역(guard-band)이 고려되어 실제적인 하드웨어 설계 측면에 도움이 되도록 하였다. 또한 기존의 방식과의 비교를 통해 그 복잡성(complexity) 및 정확성에서도 우수한 성능을 보여주었다.

• 한국통신학회논문지
• /
• 제30권7C호
• /
• pp.687-695
• /
• 2005

차세대 통신기술인 Software-Defined Radio (SDR)시스템은 단일 하드웨어 플랫폼에 소프트웨어 변경만으로 다양한 통신표준을 수용할 수 있는 시스템이다. 시스템의 융통성(flexibility)과 적응성(adaptability)을 위하여 RF와 관련된 하드웨어의 최소화가 필요하며, 이를 위해 ADC를 사용으로 기저대역(baseband) 또는 낮은 IF단으로 직접하향 변환(downconversion)을 할 수 있는 bandpass sampling 기법이 필수적이다. 이 논문에서는 complex bandpass sampling 방식을 이용하여 두 가지의 통신 표준이 한 시스템에서 동시에 직접 하향 변환하는 새로운 방법을 제안하였다. 이에 따른 sampling 가능 영역, 보호대역(guard-band)을 고려한 sampling 가능 최소 주파수 그리고 이동된 신호의 위치를 구하는 수식들을 유도한 뒤 그래프를 통해 비교 분석하였다. 또한 제안한 sampling방식이 모의실험을 통해 기존에 제안되었던 real bandpass sampling방식보다 SDR시스템에 더욱 적합하다는 것을 입증하였다.