• 한국통신학회논문지
• /
• 제22권8호
• /
• pp.1774-1781
• /
• 1997

본 논문은 잔류 측대파(vestigial sideband; VSB) 변조를 이용한 CATV 및 HDTV에서 주파수 및 위상 동기 루프 (frequency & phase lock loop; FPLL)의 완전 디지털 구현을 위한 알고리듬과 하드웨어 구조를 제안한다. 미국의 대연합(Grand-Alliance)에서 제안된 VSB 변조를 위한 CATV 및 HDTV 수신기는 아날로그 신호처리를 통하여 반송파 복구를 수행한다. 그러므로 향후 단열 칩 ASIC 개발에 상당한 부담을 주는 구조이다. 본 논문에서는 VSB 변조 방식의 이러한 문제점을 해결하기 위하여 수신된 신호를 기저 대역 근처의 IF 신호로 떨어뜨린 후 아날로그-디지털(AD) 변환을 통하여 모든 신호처리를 디지털 영역에서 할 수 있는 FPLL 구조를 제안한다. 제안된 시스템은 주파수 풀-인(pull-in) 영역이 -200KHz- +250KHz 정도의 우수한 성능을 보여준다. 그리고 위상 잡음의 영향을 최소화 하면서 빠른 포착 성능을 유지하기 위하여 루프 필터의 대역폭을 적응적으로 가변하는 특징을 가진다.

• 한국군사과학기술학회지
• /
• 제24권1호
• /
• pp.50-60
• /
• 2021

For conventional AESA radars, DC-DC power modules using 300 Vdc have low efficiency, high volume, heavy weight, and high price, which have problems in modularity with T/R module groups. In this paper, to improve these problems, we propose a distributed DC-DC power module with high-voltage 800 Vdc and high-efficiency Step-down Converter. In particular, power requirements for modern and future marine weapons systems and sensors are rapidly evolving into high-energy and high-voltage power systems. The power distribution of the next generation Navy AESA radar antenna is under development with 1000 Vdc. In this paper, the proposed highvoltage, high-efficiency DC-DC power modules increase space(size), weight, power and cooling(SWaP-C) margins, reduce integration costs/risk, and reduce maintenance costs. Reduced system weight and higher reliability are achieved in navy and ground AESA systems. In addition, the proposed architecture will be easier to scale with larger shipboard radars and applicable to other platforms.

• 전기전자학회논문지
• /
• 제16권1호
• /
• pp.28-33
• /
• 2012

최근 모바일 기기의 수요의 증가와 더불어 다양한 멀티미디어 기능을 요구함에 따라 배터리 사용시간이 줄어들고 있다. 이에 따라 배터리 사용시간을 늘이기 위한 여러 가지 방법들이 제안되고 있다. 이러한 방법을 구현하기 위해서는 배터리 상태를 정확히 알아야 하며, 이를 위한 고해상도 아날로그-디지털 변환기를 필요로 하게 된다. 기존의 integrating sigma-delta ADC의 경우, 초기화-시간 변환시간을 해상도로 변환을 하지 않는 단점이 있다. 이런 단점으로 인해 bit수에 해당되는 모든 디지털 값을 표현 할 수 없게 된다. 위와 같은 단점을 보완하기 위해 본 논문에서는 올림/내림 계수기를 사용함으로써 초기화-시간 변환시간을 해상도로 변환을 하지 않고도 bit수에 해상되는 모든 디지털 값을 표현 가능하게 하였다. 이로 인해 기존 변환기의 시뮬레이션 결과에 비해 향상된 SDNR을 보여주었다. 또한 휴대용 배터리 관리 시스템에 적합하도록 저전력으로 설계를 진행 하였으며, 0.35-um 공정으로 제작이 이루어졌다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.

• 대한전자공학회논문지TC
• /
• 제40권7호
• /
• pp.293-299
• /
• 2003

본 논문에서는 0.1 ㎛ GaAs PHEMTs MIMIC 공정을 이용하여 V-band에서 사용 가능한 고 성능의 sub-harmonic mixer를 제안하였다. LO신호의 n차 하모닉 성분을 이용하기 위해서는 LO신호 전력의 필연적인 감쇠가 있다. 이러한 단점을 극복하기 위하여 본 논문에서는 주파수를 혼합하기 위한 APDP(anti-parallel diode pair) 구조에 0.1 ㎛ PHEMT (pseudomorphic high electron mobility transistors)를 각 단에 연결시켜 LO 신호의 4차 성분을 이용하는데 있어 주요한 성능 향상을 이루었다. PHEMT 다이오드 와 PHEMT를 0.1 ㎛의 게이트 길이를 갖는 동일 공정을 통하여 구현하였고 CPW (Coplanar Waveguide) 라이브러리를 개발하여 제안된 회로를 설계하였다. 또한 상대적으로 낮은 주파수의 출력 IF 단에는 출력 주파수의 선택성을 좋게 하기 위하여 Lumped 소자를 이용하여 정합회로를 구성하여 RF 입력 신호와 LO 신호의 출력단 유입을 억제하였다. 제작된 sub-harmonic mixer의 특성을 측정한 결과 입력 RF 주파수가 60.4 ㎓, LO 주파수가 14.5 ㎓일 때, 0.8 ㏈의 변환이득 특성을 얻었으며, LO-to-IF, LO-to-RF 격리 특성을 측정한 결과 동작영역에 걸쳐 50 ㏈ 이상의 높은 격리 특성을 나타내었다.

• 한국의학물리학회지:의학물리
• /
• 제13권2호
• /
• pp.55-61
• /
• 2002

본 연구는 제작된 방사선 측정시스템을 평가하기 위한 방법중의 하나인 유효측정점을 명확히 정하기 위하여 실행되었다. 일반적으로 원통형이나 두 전극간의 간격이 매우 작은 평행평판형 이온함의 경우 유효측정점은 잘 정의 되어있다. 그 정의에 의하면 그리 크지 않은 체적을 갖는 평행평판형 이온함의 유효측정점은 방사선이 입사되는 윗면의 바로 아래로 정의한다고 되어있다. 그러나 본 연구에서 제작한 이온함과 같이 두 전극간의 간격을 비교적 크게 할 경우 위의 정의는 더 이상 유효하지 않을 수도 있을 것으로 생각되어 평행평판형 이온함의 두 전극간의 간격을 3, 6, 10 mm로 하여 체적이 0.9, 1.9, 3.1 cc로 비교적 크게 한 경우에 그 유효측정점의 변화를 검토하고자 하였다. 실험은 의료용 선형가속기로부터 발생가능한 광자선 6, 10 MV와 전자선 6, 12 MeV에 대하여 시행되었으며, 방법은 이온함의 buildup의 두께를 증가시켜가면서 방사선의 측정선량이 최대가 되는 깊이를 조사하였다. 그 결과 광자선과 전자선의 경우 조사된 모든 에너지에 대하여 그 정도의 차이는 있으나 전반적으로 이온함의 체적이 커짐에 따라서 즉, 두 전극간의 간격이 멀어짐에 따라서 유효측정점이 이온함의 윗면에서부터 이온함의 중심 쪽으로 이동하는 경향을 보였다. 그 정도는 이온함 체적의 크기가 커질수록 더 크게 이동하는 양상을 보였다. 이와 같은 결과로 볼 때 평행평판형 이온함의 경우는 두 전극간의 간격이 어느 정도 큰 경우에는 유효측정점이 변하게 됨으로 이온함의 체적에 따라서 그 유효측정점을 조사할 필요가 있다고 생각된다.

• 한국통신학회논문지
• /
• 제34권11C호
• /
• pp.1085-1097
• /
• 2009

본 논문에서는 VDL 모드-2 규격을 따르는 송신기와 수신기의 구조 및 설계방법 그리고 개발한 모뎀의 성능시험 결과에 대해 기술한다. VDL 모드-2에서 송신기 필터는 올림 코사인 필터를 사용하고 수신기에서는 일반 저역 통과 필터(LPF)를 사용(비 정합필터)하기 때문에 ISI 경감 효과는 없으나 스펙트럼 특성은 더 좋다. 이는 정합필터를 적용했을 경우보다 1~2 dB 정도의 BER 성능은 저하되나 협 대역 통신에서 이웃 채널에 간섭을 최소화하는 것이 더 중요하기 때문이다. 송신기에서 변조신호 생성 시 발생되는 아날로그 방식의 단점(I/Q 이득 불균형, DC 오프셋 등)을 최소화하기 위해 디지털 방식으로 생성하였으며 수신기도 디지털 IF 샘플링 기법을 통하여 디지털 하향변환기를 적용하였다. 본 논문은 기 제안된 일부 구조 및 알고리듬을 포함하며 모뎀 구성에 필요한 전반적인 구조와 설계 방법 그리고 모의실험 결과가 추가되었다. 개발된 모뎀은 VDR 장비에 통합되어 각종 기능 실험과 환경시험을 거친 후 지상통신시험을 실시하였고 비행통신시험결과 시속 870 km/h로 310 km까지 메시지 송수신이 정상적으로 이루어짐을 확인하였다.

• 한국전자파학회논문지
• /
• 제18권1호
• /
• pp.37-43
• /
• 2007

본 논문에서는 유럽형 점 대 점 마이크로파 고정 통신에 이용되는 주파수 하향 변환기 설계에 있어, 평탄도 개선 측면에서 접근한 단일 평형 주파수 혼합기의 설계 및 제작 결과에 대해 소개하도록 한다. 일반적인 주파수 하향 변환기의 구성에서 주파수 혼합기에 연결되는 RF필터 등의 여파기 임피던스 특성이 RF 대역에서만 유지되고 LO 대역에서는 그 특성이 달라져 LO 구동 전력이 혼합기 다이오드에 불규칙하게 인가됨에 따라 대역 평탄도 특성이 악화된다. 이에 대해 본 논문에서는 영상 대역 제거 필터 및 LO 고조파 필터를 혼합기 내에 집적하고 여파기와 혼합기 포트 간 전기적 길이를 이용하여, 평탄도 특성에 대한 여파기의 영향을 최소로 한 여파기 집적형 주파수 혼합기를 설계하였다. 제작된 주파수 혼합기는 RF 대역 $21.2{\sim}22.6\;GHz$, LO 대역 $19.32{\sim}20.72\;GHz$ IF 대역 1.88 GHz+/-50 MHz의 주파수 재원을 가지며, LO 구동 전력 10 dBm에서 영상 대역 제거 필터를 포함한 변환 손실이 8.5 dB, 대역평탄도 2 dB, 입력 PldB 8 dBm, 입력 IIP3 15 dBm의 특성을 보였다. RF, LO 및 IF 포트의 반사 손실은 각각 -12 dB, -10 dB, -5 dB의 특성을 보였다. LO/RF, LO/IF 격리도는 각각 20 dB, 50 dB로 측정되었다.

• 한국산학기술학회논문지
• /
• 제18권4호
• /
• pp.504-510
• /
• 2017

본 논문은 소형 가전기기를 위한 AC DC 파워모듈 설계를 제시하고 효율과 신뢰성 및 안정성 특성을 나타낸다. 제안하는 파워모듈은 PCB 테스트보드에서 PWM 제어 IC 칩, 파워모스 소자, 트랜스포머, 각종 수동소자 (저항, 커패시터, 인덕터)를 사용하여 제작하였다. 본 논문에서 제시한 AC DC 파워모듈 회로 시뮬레이션 결과를 토대로 측정한 실험에서 입력전압은 상용전원 전압 220 V (RMS), 주파수 60 HZ의 교류전압(VAC : Voltage alternating current)을 사용 하였으며, 출력전압, OCP (over current protection), EMI(electromagnetic interference), PWM 신호 펄스, 효율 측정, 패키징 여부에 따른 발열측정 등을 실시하였다. 또한 파워모듈의 온도에 따른 특성변화와 트랜스포머 기준으로 1차측의 회로와 2차측 회로의 절연상태 확인을 하기 위한 내전압 테스트 등의 신뢰성테스트를 실시하였다. 효율 및 신뢰성 측정결과, AC DC 파워 모듈이 5 V의 출력전압, 200 mV의 리플, 약 73 %의 효율, 온도 약 $80^{\circ}C$ 까지 안정적으로 동작함을 확인하였으며, 4.2 kV의 크기로 60초 동안 견디는 내압 성능을 보였다.

• 대한원격탐사학회지
• /
• 제23권2호
• /
• pp.137-144
• /
• 2007

한국해양연구원에서는 2008년으로 예정된 통신해양기상위성의 발사에 맞춰 해색센서 데이터의 수신, 처리, 배포를 위한 해양위성센터 구축을 진행하고 있다. 해양위성센터의 위치는 전파 수신 환경 등의 조건을 고려하여, 5곳의 후보지 중 안산으로 정하였다. 수신시스템은 안테나와 RF로 나뉘어지며, 안테나는 위성으로부터 L밴드로 전송되는 센서데이터를 수신하기 위하여 직경 9m의 카세그레인식 안테나(G/T: 1.67GHz에서 19.35$(dB/^{\circ}K)$)로 설계하였다 RF는 다시 LNA와 다운컨버터로 구성되며 수평편파만을 분리해 모뎀으로 전송하도록 설계하였다. 기존 건물은 센터의 운용개념에 맞도록 전산실, 수전실, 상황실, 자료 처리실 등으로 내부 구조 변경 설계가 완료되었다. H/W및 N/W는 데이터의 수신, 처리, 배포에 효율성을 고려하여 6가지 세부 시스템으로 나누어 설계되었다. 가장 중요한 자료 배포 시스템은 위성을 통한 LRIT 배포 시스템과 인터넷을 통한 자료배포 시스템으로 구성된다. 또한 수신된 데이터를 1시간 내에 제공하기 위해 웹호스팅 등 외부데이터 제공 시스템도 구축하는 것을 추진 예정이다.