• 전자공학회논문지
• /
• 제51권9호
• /
• pp.182-189
• /
• 2014

탭 딜레이(tapped delay) 방식은 field-programmable gate arrary(FPGA) 내부 리소스를 이용한 설계에 적합하여 FPGA기반 시간-디지털 변환기(time-to-digital converter)로 널리 사용되고 있다. 그런데 이 방식의 시간-디지털 변환기에서는 지연 소자로 사용하는 전용 캐리체인(dedicated carry chain)의 탭 당 지연시간 차이가 정밀도 저하의 가장 큰 원인이 되고 있다. 본 논문에서는 일반적인 구형파 대신 고정된 시간 폭을 가지는 펄스신호를 지연 소자로 인가하고 상승과 하강 엣지에서 두 번의 시간 측정을 통해 전용 캐리체인내 지연시간의 불균일성을 보상하고 정밀도를 향상하는 시간-디지털 변환기 구조를 제안한다. 제안한 구조는 두 번의 시간 측정을 위해 2개 구역의 전용 캐리체인을 필요로 한다. Dual 엣지 보상 전 두 전용 캐리체인에서 탭 당 지연시간의 평균은 각각 17.3 ps, 16.7 ps에서 보상 후 평균은 11.2 ps, 10.1 ps으로 감소하여 각각 35%, 39% 이상 향상되었다. 가장 중요한 탭 당 최대지연 시간은 41.4 ps, 42.1 ps에서 20.1 ps, 20.8 ps 로 50% 이상 감소하였다.

• 한국통신학회논문지
• /
• 제36권11A호
• /
• pp.933-940
• /
• 2011

본 논문에서는 도로 장애물 감시 레이더용 Ka 대역 송수신기를 설계 및 제작하였다. 도로 장애물 감시 레이더용 송수신기는 파형발생기, 주파수발생기, IF 송수신기, RF 상하향 변환기로 구성되어 있다. 송수신기는 탐지 거리별로 모드를 3가지로 구분하여 운용되며 이 때 Ka 대역에서 150MHz의 대역폭을 유지한다. 송신 출력은 22dBm 이상이며, 수신 이득은 30dB, 잡음 지수는 6dB인 성능을 얻었다. 수신 동적 범위는 63.28dB 이며, 수신 I/Q 채널 간 진폭 오차는 0.3dB, 위상 오차는 1.74도를 보였다. 시험 결과, 송수신기는 펄스 도플러 형태의 도로 감시 레이더에서 요구되는 전기적인 성능을 만족하였음을 확인하였다.

• ETRI Journal
• /
• 제32권2호
• /
• pp.214-221
• /
• 2010

Radio frequency (RF) subsampling can be used by radio receivers to directly down-convert and digitize RF signals. A goal of a cognitive radio/software defined ratio (CR/SDR) receiver design is to place the analog-to-digital converter (ADC) as near the antenna as possible. Based on this, a band-pass sampling (BPS) frontend for CR/SDR is proposed and verified. We present a receiver architecture based second-order BPS and signal processing techniques for a digital RF frontend. This paper is focused on the benefits of the second-order BPS architecture in spectrum sensing over a wide frequency band range and in multiband receiving without modification of the RF hardware. Methods to manipulate the spectra are described, and reconstruction filter designs are provided. On the basis of this concept, second-order BPS frontends for CR/SDR systems are designed and verified using a hardware platform.

• 디지털융복합연구
• /
• 제10권10호
• /
• pp.313-318
• /
• 2012

본 논문에서는 X-band 대역용 인체감지센서에 적용될 저 잡음 송수신기 설계 방법을 제안 하였다. 제안된 송수신기에는 기존 송수신기의 출력 신호가 수신 단으로 유입되는 것을 줄이기 위한 회로가 추가되었다. 잡음 제거회로는 분배기와 $90^{\circ}$위상 천이기를 포함하는 Hittite HMC908LC5(I/Q down converter)가 사용되었다. 송수신기 회로와 안테나는 CST MWS를 사용하여 시뮬레이션 하였고 FR-4 기판(h=1.0mm, ${\varepsilon}_r$=4.4)을 사용하여 제작하였다. 설계된 안테나의 특성이 인체감지용 센서에 사용되기에 적합하며 제안된 송수신기와 기존에 사용되고 있는 송수신기의 출력 특성을 비교 한 결과 동등한 특성을 얻었다.

• Journal of electromagnetic engineering and science
• /
• 제5권1호
• /
• pp.8-13
• /
• 2005

The InGaP/GaAs hetero-junction bipolar transistor(HBT) monolithic voltage-controlled dielectric resonator oscillator(VCDRO) is first demonstrated for a Ku-band low noise block down-converter(LNB) system. The on-chip voltage control oscillator core employing base-collector(B-C) junction diodes is proposed for simpler frequency tuning and easy fabrication instead of the general off-chip varactor diodes. The fabricated VCDRO achieves a high output power of 6.45 to 5.31 dBm and a wide frequency tuning range of ]65 MHz( 1.53 $\%$) with a low phase noise of below -95dBc/Hz at 100 kHz offset and -115 dBc/Hz at ] MHz offset. A]so, the InGaP/GaAs HBT monolithic DRO with the same topology as the proposed VCDRO is fabricated to verify that the intrinsic low l/f noise of the HBT and the high Q of the DR contribute to the low phase noise performance. The fabricated DRO exhibits an output power of 1.33 dBm, and an extremely low phase noise of -109 dBc/Hz at 100 kHz and -131 dBc/Hz at ] MHz offset from the 10.75 GHz oscillation frequency.

• 한국전자통신학회논문지
• /
• 제13권3호
• /
• pp.503-508
• /
• 2018

본 연구는 디지털위성중계기용 성능입증장치의 설계 및 구현에 대해 기술하였다. 성능입증장치(EGSE : Electrical Ground Support Equipment)는 디지털위성중계기를 평가하는 장비로 정밀하고 정확한 측정이 요구된다. 성능입증장치는 디지털위성중계기를 검증하기 위하여 위성버스를 모사한 PLDIU(Payload Distribution and Interface Unit)와 계측장비연동장치, SHF대역 상향주파수/하향주파수 변환장치, 모뎀 등으로 구성되어 있다. 성능입증장치는 디지털위성중계기를 제작 후 성능확인 및 열진공시험 등의 우주환경시험 시 활용하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2000년도 전력전자학술대회 논문집
• /
• pp.493-497
• /
• 2000

A battery is the device that transforms the chemical energy into the direct-current electrical energy without a mechanical process. Unit cells are connected in series to obtain the required voltage while being connected in parallel to organize capacity for load current. Because the voltage drop down in one set of battery is faster than in two one it may result in the low efficiency of power converter with the voltage drop and cause the system shutdown. However when the system being shutdown. However when the system being driven in parallel a circular-current can be generated,. It is shown that as a result the new batteries are heated by over-charge and over-discharge and the over charge current increases rust of the positive grid and consequently shortens the lifetime of the new batteries. The difference between the new batteries and old ones is the amount of internal resistance. In this paper we can detect the unbalance current using the microprocessor and achieve the balance current by adjusting resistance of each set, The internal resistance of each set becomes constant and the current of charge and discharge comes to be balanced by inserting the external resistance into the system and calculating the change of internal resistance.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.932_933
• /
• 2009

A technology based on thyristors will be used to manufacture the super-conducting coil AC/DC converters because of the low ratio of cost over installed power compared to a design based on GTO or similar technology. But phase-controlled converter suffers from fundamental disadvantage. They inject current harmonics into the input ac mains due to their nonlinear characteristics, thereby distort the supply voltage waveform, and demand reactive power from the associated ac power system at retarded angles. To overcome this disadvantage, in the case of two series converters at the DC side, connected to the same step-down transformer, apply for the sequence control. It is the most simple and efficient way to reduce the reactive power consumption at low cost. Analytical sequence control algorithm is suggested, the validity of the proposed scheme has been verified by experimental results with the small-scaled International Thermonuclear Experimental Reactor (ITER) Power Supply to minimize reactive power consumption.

• 한국정보통신학회논문지
• /
• 제6권2호
• /
• pp.151-158
• /
• 2002

본 논문에서는 저 위상잡음과 고안정 특성을 나타내는 디지털 MMDS용 위상고정 발진기를 설계하였으며 전압제어 발진기용 능동소자의 비선형 등가모델에 의하여 저 위상잡음 파라미터와 안정된 전압제어 발진기의 필요충분 조건을 분석하였다. 설계된 전압제어 발진기에 위상고정루프를 적용하여 위상고정 마이크로파 발진기를 구현하였으며 고안정 전압제어 발진기에 대하여 시뮬레이션한 결과 －90dBc/Hz @ 10KHz의 위상잡음을 보였으며 위상고정 마이크로파 발진기에 대한 실험 결과 －85dBc/Hz @ 10KHz의 위상잡음을 얻었다. 고안정도와 저 위상잡음특성을 나타내는 위상고정 마이크로파 발진기의 설계모델을 디지털 MMDS 단말기용 고안정 주파수 합성기로 응용할 수 있음을 보였다.

• 한국ITS학회 논문지
• /
• 제2권2호
• /
• pp.97-101
• /
• 2003

본 논문에서는 Ku-band용 주파수 하향변환기에 사용할 수 있는 MMIC (monolithic microwave integrated circuit) mixer를 InGaAs/GaAs p-HEMT 공정의 Schottky diode를 이용하여 설계 및 제작하였다. 일반적인 double balanced mixer의 구조에서 IF단자와 LO 단자를 서로 바꾸어 설계함으로써 mC chip의 크기를 크게 줄일 수 있었다. 설계된 MMIC mixer는 RF(14.0 - 14.5 GHz)와 IF(12.252 - 12.752 GHz)의 주파수 대역에서 사용할 수 있다. 제작된 초소형의 MMIC mixer chip은 크기가 3.3 m X 3.0 m이고, on-wafer측정 결과 9.8 dB 이하의 변환손실과 23 dB 이상의 RF-to-IF 격리도 및 38 dB 이상의 LO-to-IF 격리도의 특성을 각각 얻었다.