• Journal of electromagnetic engineering and science
• /
• 제8권3호
• /
• pp.114-118
• /
• 2008

Direct-conversion RF front-end for 5-GHz WLAN is implemented in $0.18-{\mu}m$ CMOS technology. The front-end consists of a low noise amplifier, and low flicker noise down-conversion mixers. For the mixer, an inductor is included to resonate out parasitic tail capacitances in the transconductance stage at the operating frequency, thereby improves the flicker noise performance of the mixer, and the overall noise performance of the front-end. The receiver RF front-end has 6.5 dB noise figure, - 13 dBm input IP3, and voltage conversion gain of 20 dB with the power consumption of 30 mW.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2009년도 정보통신설비 학술대회
• /
• pp.305-308
• /
• 2009

This paper presents the design and analysis of RF Front End for Wireless Heartbeat measurement System. In this work LNA, an inductor connected at the gate of the cascode transistor and capacitive cross-coupling are strategically combined to reduce the noise and the nonlinearity influences of the cascode transistors in a differential LNA. The Mixer is implemented by using the Gilbert-type configuration, cross pmos injection technique and the resonating technique for the tail capacitance. The resulting LNA achieves 1.26 dB NF, better than 1.88dB NF Typical Also Mixer resulting achieves 9.8dB at 100KHz.

• Journal of electromagnetic engineering and science
• /
• 제2권2호
• /
• pp.117-123
• /
• 2002

This paper describes the design for the resistive FET mixer with low If for the 4-Ch DBF(Digital Beam Forming) receiver This DBF receiver based on the direct conversion method is generally suitable for high-speed wireless mobile communications. A radio frequency(RF), a local oscillator(LO) and an intermediate frequency(If) considered in this research are 2.09 GHz, 2.08 CHz and 10 MHz, respectively. This mixer is composed of band pass filter, a low pass filter and a DC bias circuit. Super low noise HJ FET of NE3210S01 is considered in design. The RE input power, LO input power and Vcs are used -10 dBm, 6 dBm and -0.4 V, respectively. In the 4-Ch resistive FET mixer, the measured If and harmonic components of 10 MHe, 20 MHz and 2.087 CHz are about -19.2 dBm, -66 dBm and -48 dBm, respectively The If output power observed at each channel of 10 MHz is about -19.2 dBm and it is higher 28.8 dBm than the maximum harmonic component of 2.087 CHz. Each If output spectrum of the 4-Ch is observed almost same value and it shows a good agreement with the prediction.

• 전기전자학회논문지
• /
• 제3권1호
• /
• pp.69-78
• /
• 1999

본 논문에서는 우수 고조파 Anti-parallel 다이오드 링 혼합기를 이용한 직접변환 수신기를 설계하였다. 설계된 Anti-Parallel 다이오드를 사용한 SHP 혼합기는 LO 신호의 제 2 고조파를 이용한 혼합작용으로 LO신호원을 사용하는 대신에 1/2의 주파수를 갖는 저가의 LO신호원을 이용한다. 따라서, LO신호에 의한 낮은 스퓨리어스 특성과 넓은 주파수 대역에 걸쳐서 우수한 분리도 특성을 나타낸다. 또한, 링 형태의 혼합기는 고유의 LO신호에 대한 고조파 상쇄특성을 가지므로 RF 입력단을 통한 LO신호의 불요복사를 최대한으로 줄일 수 있다. 제작된 Anti-Parallel SHP 혼합기의 LO/IF, RF/IF와 LO/RF 분리도는 각각 24.6dB, 36.2dB 22.5dB로 우수한 특성을 나타내고 있다. 또한 링혼합기의 변환손실은 LO 신호전력이 5.5dBm일때, RF 입력전력 -20dBm에서, IF 출력은 -35.6dBm의 값을 얻었다. 따라서, 링혼합기의 변환손실은 약 15.6dB이고 또한, 1dB 압축점은 0dBm일 때 나타났다.

• 한국전자파학회논문지
• /
• 제17권12호
• /
• pp.1156-1163
• /
• 2006

본 논문에서는 IEEE 802.15.3a의 초광대역(Ultra Wideband: UWB) 시스템용 직접 변환 혼합기를 설계 및 제작하였다. 직접 변환 방식을 사용하는 UWB 혼합기는 dc offset, 2차 고조파 왜곡 등을 발생시키는데, 이 문제를 해결하기 위해 역병렬 다이오드 쌍을 이용하였다. $3.1{\sim}4.8GHz$ 동위상 전력분배기와 $1.5{\sim}2.4GHz$ 광대역 $45^{\circ}$ 전력분배기를 사용하였고, RF-LO의 격리도를 높이기 위하여 RF 신호는 -0.5 dB 이상 손실로 통과시키고 LO 신호는 -10 dB 이하로 차단하는 광대역 여파기를 작은 크기로 설계하였다. 이와 더불어, 역병렬 다이오드와 광대역 소자의 초광대역 임피던스 정합을 통해 주파수 변환 손실을 최소로 하였다. 제안된 혼합기의 측정 결과는 주파수 변환 손실이 13.5 dB, input third-order intercept-point($IIP_3$)는 7 dBm, 그리고 1-dB gain compression point ($P_{1dB}$)는 -4 dBm이다. I/Q 출력 양단간의 전력 오차는 1 dB, 그리고 위상오차는 ${\pm}3^{\circ}$이내의 초광대역 쿼드러쳐 혼합기로 동작하였다.

• International Journal of Internet, Broadcasting and Communication
• /
• 제15권3호
• /
• pp.122-128
• /
• 2023

This paper proposes two kinds of single-balanced direct conversion quadrature receivers using selfoscillating LMVs in which the voltage-controlled oscillator (VCO) itself operates as a mixer while generating an oscillation. The two LMVs are complementary coupled and series coupled to generate the quadrature oscillating signals, respectively. Using a 65 nm CMOS technology, the proposed quadrature receivers are designed and simulated. Oscillating at around 2.4 GHz frequency, the complementary coupled quadrature receiver achieves the phase noise of -28 dBc/Hz at 1KHz offset and -109 dBc/Hz at 1 MHz offset frequency. The other series coupled receiver achieves the phase noise of -31 dBc/Hz at 1KHz offset and -109 dBc/Hz at 1 MHz offset frequency. The simulated voltage conversion gain of the two single-balanced receivers is 37 dB and 45 dB, respectively. The double-sideband noise figure of the two receivers is 5.3 dB at 1 MHz offset. The quadrature receivers consume about 440 μW dc power from a 1.0-V supply.

• International journal of advanced smart convergence
• /
• 제10권3호
• /
• pp.81-88
• /
• 2021

This paper proposes two types of subharmonic RF receiver front-end (called LMV) where, in a single stage, quadrature voltage-controlled oscillator (QVCO) is stacked on top of a low noise amplifier. Since the QVCO itself plays the role of the single-balanced subharmonic mixer with the dc current reuse technique by stacking, the proposed topology can remove the RF mixer component in the RF front-end and thus reduce the chip size and the power consumption. Another advantage of the proposed topologies is that many challenges of the direct conversion receiver can be easily evaded with the subharmonic mixing in the QVCO itself. The intermediate frequency signal can be directly extracted at the center taps of the two inductors of the QVCO. Using a 65 nm complementary metal oxide semiconductor (CMOS) technology, the proposed subharmonic RF front-ends are designed. Oscillating at around 2.4 GHz band, the proposed subharmonic LMVs are compared in terms of phase noise, voltage conversion gain and double sideband noise figure. The subharmonic LMVs consume about 330 ㎼ dc power from a 1-V supply.

• Journal of electromagnetic engineering and science
• /
• 제4권4호
• /
• pp.143-149
• /
• 2004

This paper describes characteristics of the single-balanced low IF resistive FET mixer for the digital beam forming(DBF) receiver. This DBF receiver based on the direct conversion method is designed with Low IF I and Q channel. A radio frequency(RF), a local oscillator(LO) and an intermediate frequency(IF) considered in this research are 1950 MHz, 1940 MHz and 10 MHz, respectively. Super low noise HJ FET of NE3210S01 is considered in design. The measured results of the proposed mixer are observed IF output power of -22.8 dBm without spurious signal at 10 MHz, conversion loss of -12.8 dB, isolation characteristics of -20 dB below, 1 dB gain compression point(PldB) of -3.9 dBm, input third order intercept point(IIP3) of 20 dBm, output third order intercept point(OIP3) of 4 dBm and dynamic range of 30 dBm. The proposed mixer has 1.0 dB higher IIP3 than previously published single-balanced resistive and GaAs FET mixers, and has 3.0 dB higher IIP3 and 4.3 dB higher PldB than CMOS mixers. This mixer was fabricated on 0.7874 mm thick microstrip $substrate(\varepsilon_r=2.5)$ and the total size is $123.1\;mm\times107.6\;mm$.

• 한국전자파학회논문지
• /
• 제16권7호
• /
• pp.681-689
• /
• 2005

본 논문에서는 IEEE 802.15.3a의 초광대역(Ultra Wideband: UWB) 시스템용 직접 변환 혼합기를 설계 및 제작하였다. 직접 변환 방식을 사용하는 UWB 혼합기는 dc offset, 2차 고조파 왜곡 등을 발생시키는데, 이 문제를 해결하기 위해 역병렬 다이오드 쌍을 이용하였다. 본 논문에서는 $3.1\~4.8$ GHz 동위상 전력분배기와 $1.5\~2.4$ GHz 광대역 $45^{\circ}$ 위상 분배기 설계를 위하여 결합선로를 이용한 새로운 월킨슨 분배기를 제안하였다. 역병렬 다이오드 구조와 광대역 소자를 이용한 혼합기의 제작 결과는 주파수 변환 손실이 약 18 dB, input third order intercept point($IIP_3$)는 약 15 dBm, 그리고 1-dB gain compression point($P_{1dB}$)는 2 dBm으로 측정되었다. I/Q 출력 양단 간의 전력오차는 0.5 dB, 그리고 위상오차는 ${\times}3^{\circ}$를 지닌 초광대역 쿼드러쳐 혼합기로 동작하였다.

• 한국인터넷방송통신학회논문지
• /
• 제10권4호
• /
• pp.105-113
• /
• 2010

240 GHz 대역의 캐리어 주파수를 이용하여 1.485 Gbps 비디오 전송 시스템을 설계 및 시뮬레이션 하였다. 송수신기는 Schottky Barrier 다이오드 기반의 Sub-harmonic 믹서를 이용하였으며 특히, 수신기는 Heterodyne 및 Direct Detection 두 가지 방식을 적용하여 각각의 성능을 시뮬레이션 하였다. 변조방식은 ASK이며, 수신기에서는 Envelop 검출 방식을 사용하였다. 송신기 시뮬레이션 결과 Sub-harmonic 믹서의 LO 전력 7 dBm(5 mW)에서 IF 입력 전력 -3 dBm(0.5 mW)일 때 RF 출력 전력은 -11.4 dBm($73{\mu}W$)이었으며, SSB(Single Side Band) Conversion Loss는 8.4 dB이다. VDI사의 상용모델 WR3.4SHM(220~325 GHz)의 240 GHz에서의 Conversion loss 8.0 dB(SSB)와 근접한 결과를 얻었다. 1.485 Gbps NRZ 신호전송 시뮬레이션 결과 전송신호와 동일한 수신 파형을 얻었다.