• 제목/요약/키워드: Direct tunneling

검색결과 63건 처리시간 0.021초

MRT 에이전트를 통한 Mobile IP 라우팅 최적화에 관한 연구 (A Study on the Mobile IP Routing Optimization through the MRT Agent)

  • 김보균;홍충선;이대영
    • 한국통신학회논문지
    • /
    • 제28권9A호
    • /
    • pp.728-735
    • /
    • 2003
  • IP 네트워크에서 이동시스템에 대한 원활한 이동성 제공은 무선인터넷의 주요한 이슈이다. IETF에 의해 표준화된 IP 이동성 지원은 홈 에이전트로부터 방문 에이전트까지 IP 패킷의 터널링을 지원하며, 방문에이전트에서 홈에 이전트로 역방향 터널링을 지원한다. 이 논문에서 진입필터링 라우터 환경에서 IP 단말의 이동으로 인해 발생하는 패킷의 트라이앵글 라우팅의 문제점을 해결하고, 핸드오프 지연으로 인한 패킷손실 발생을 최소화하는 방법을 제안한다. 각 경계 라우터에 모바일 라우팅 테이블을 유지한 라우팅 에이전트의 동작을 통해, 핸드오프 발생시 각 노드의 처리 메시지의 부하를 줄이고, MN에서 CN으로의 역방향 메시지 전송에 대하여 FA에서 HA를 경유하여 메시지를 전달하지 않고 직접 CN의 라우터로 전달하는 직접 라우팅을 통해 메시지 전달 경로를 줄였으며, 이를 통해 패킷 손실을 줄이는 방법을 제안하였다. 표준 MIP, 라우팅 최적화 MIP, Wu의 방법과 제안 알고리즘의 비교를 통해 실험 결과를 제시하였으며 마지막으로 결론을 제시하였다.

ULSI Device에 적용을 위한 High-K Gate Oxide 박막의 연구 (The study of High-K Gate Dielectric films for the Application of ULSI devices)

  • 이동원;남서은;고대홍
    • 한국결정학회:학술대회논문집
    • /
    • 한국결정학회 2002년도 정기총회 및 추계학술연구발표회
    • /
    • pp.42-43
    • /
    • 2002
  • 반도체 디바이스의 발전은 높은 직접화 및 동작 속도를 추구하고 있으며, 이를 위해서 MOSFET의 scale down시 발생되는 문제를 해결해야만 한다. 특히, Channel이 짧아짐으로써 발생하는 device의 열화현상으로 동작전압의 조절이 어려워 짐을 해결해야만 하며, gate oxide 두께를 줄임으로써 억제할 수 있다고 알려져 왔다. 현재, gate oxide으로 사용되고 있는 SiO2박막은 비정질로써 ~8.7 eV의 높은 band gap과 Si기판 위에서 성장이 용이하며 안정하다는 장점이 있으나, 두께가 1.6 nm 이하로 얇아질 경우 전자의 direct Tunneling에 의한 leakage current 증가와 gate impurity인 Boron의 channel로의 확산, 그리고 poly Si gate의 depletion effect[1,2] 등의 문제점으로 더 이상 사용할 수 없게 된다. 2001년 ITRS에 의하면 ASIC제품의 경우 2004년부터 0.9~l.4 nm 이하의 EOT가 요구된다고 발표하였다. 따라서, gate oxide의 물리적인 두께를 증가시켜 전자의 Tunneling을 억제하는 동시에 유전막에 걸리는 capacitance를 크게 할 수 있다는 측면에서 high-k 재료를 적용하기 위한 연구가 진행되고 있다[3]. High-k 재료로 가능성 있는 절연체들로는 A1₂O₃, Y₂O₃, CeO₂, Ta₂O, TiO₂, HfO₂, ZrO₂,STO 그리고 BST등이 있으며, 이들 재료 중 gate oxide에 적용하기 위해 크게 두 가지 측면에서 고려해야 하는데, 첫째, Si과 열역학적으로 안정하여 후속 열처리 공정에서 계면층 형성을 배제하여야 하며 둘째, 일반적으로 high-k 재료들은 유전상수에 반비례하는 band gap을 갖는 것으로 알려줘 있는데 이 Barrier Height에 지수적으로 의존하는 leakage current때문에 절연체의 band gap이 낮아서는 안 된다는 점이다. 최근 20이상의 유전상수와 ~5 eV 이상의 Band Gap을 가지며 Si기판과 열역학적으로 안정한 ZrO₂[4], HfiO₂[5]가 관심을 끌고 있다. HfO₂은 ~30의 고유전상수, ~5.7 eV의 높은 band gap, 실리콘 기판과의 열역학적 안전성 그리고 poly-Si와 호환성등의 장점으로 최근 많이 연구가 진행되고 있다. 또한, Hf은 SiO₂를 환원시켜 HfO₂가 될 수 있으며, 다른 silicide와 다르게 Hf silicide는 쉽게 산화될 수 있는 점이 보고되고 있다.

  • PDF

고품질 polysilicon/tunneling oxide 기반의 에미터 형성 공정에서의 Auger 재결합 조절 연구 (Study on Auger Recombination Control using Barrier SiO2 in High-Quality Polysilicon/Tunneling oxide based Emitter Formation)

  • 이희연;홍수범;김동환
    • Current Photovoltaic Research
    • /
    • 제12권2호
    • /
    • pp.31-36
    • /
    • 2024
  • Passivating contacts are a promising technology for achieving high efficiency Si solar cells by reducing direct metal/Si contact. Among them, a polysilicon (poly-Si) based passivating contact solar cells achieve high passivation quality through a tunnel oxide (SiOx) and poly-Si. In poly-Si/SiOx based solar cells, the passivation quality depends on the amount of dopant in-diffused into the bulk-Si. Therefore, our study fabricated cells by inserting silicon oxide (SiO2) as a doping barrier before doping and analyzed the barrier effect of SiO2. In the experiments, p+ poly-Si was formed using spin on dopant (SOD) method, and samples ware fabricated by controlling formation conditions such as existence of doping barrier and poly-Si thickness. Completed samples were measured using quasi steady state photoconductance (QSSPC). Based on these results, it was confirmed that possibility of achieving high Voc by inserting a doping barrier even with thin poly-Si. In conclusion, an improvement in implied Voc of up to approximately 20 mV was achieved compared to results with thicker poly-Si results.

The Ways for Bi on Pt to Enhance Formic Acid Oxidation

  • Hyein Lee;Young Jun Kim;Youngku Sohn;Choong Kyun Rhee
    • Journal of Electrochemical Science and Technology
    • /
    • 제14권1호
    • /
    • pp.21-30
    • /
    • 2023
  • This work presents a correlation between the behavior of formic acid oxidation (FAO) on various Bi-modified Pt(poly) disk electrodes and their morphologies observed on Bi-modified Pt(111) disk electrodes using electrochemical scanning tunneling microscopy (EC-STM) to understand the effects of Bi on Pt. To distinguish the FAO activities of Bi on Pt and plain Pt around Bi, additional Pt was intentionally deposited using two different routes: direct route and iodine route. In direct route, Pt was directly deposited on Bi islands and plain Pt sites around Bi islands, while in iodine route, Pt was exclusively deposited on Bi islands by protecting plain Pt sites with adsorbed iodine. Thus, a comparison of FAO performances on the two Bi-modified Pt electrodes with additional Pt (deposited in the different ways) disclosed a difference in FAO performances on plain Pt sites and Bi islands. When Bi coverage was ~0.04, the Bi deposits were scattered Bi islands enhancing FAO on Pt(poly). The additional Pt deposits using direct route increased FAO efficiency, while the ones using iodine route slightly decreased FAO current. The EC-STM observations indicated that Pt deposits around Bi islands, not on Bi islands, were responsible for the FAO current increase on Bi-modified Pt(poly). The FAO efficiency on Bi-modified Pt(poly) with a Bi coverage of ~0.25 increased by a factor of 2. However, the additional Pt deposits using the two Pt deposition routes notably decreased the FAO current. The dependency of FAO on Bi coverage was discussed in terms of electronic effect and ensemble effect.

On the Gate Oxide Scaling of Sub-l00nm CMOS Transistors

  • Seungheon Song;Jihye Yi;Kim, Woosik;Kazuyuki Fujihara;Kang, Ho-Kyu;Moon, Joo-Tae;Lee, Moon-Yong
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제1권2호
    • /
    • pp.103-110
    • /
    • 2001
  • Gate oxide scaling for sub-l00nm CMOS devices has been studied. Issues on the gate oxide scaling are reviewed, which are boron penetration, reliability, and direct tunneling leakage currents. Reliability of Sub-2.0nm oxides and the device performance degradation due to boron penetration are investigated. Especially, the effect of gate leakage currents on the transistor characteristics is studied. As a result, it is proposed that thinner oxides than previous expectations may be usable as scaling proceeds. Based on the gate oxide thickness optimization process we have established, high performance CMOS transistors of $L_{gate}=70nm$ and $T_{ox}=1.4nm$ were fabricated, which showed excellent current drives of $860\mu\textrm{A}/\mu\textrm{m}$ (NMOS) and $350\mu\textrm{A}/\mu\textrm{m}$ (PMOS) at $I_{off}=10\mu\textrm{A}/\mu\textrm{m}$ and $V_dd=1.2V$, and CV/I of 1.60ps (NMOS) and 3.32ps(PMOS).

  • PDF

$SiO_2/HfO_2/Al_2O_3$ 적층구조 터널링 절연막을 적용한 차세대 비휘발성 메모리의 제작 (Fabrication of engineered tunnel-barrier memory with $SiO_2/HfO_2/Al_2O_3$ tunnel layer)

  • 오세만;박군호;김관수;정종완;정홍배;조원주
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2009년도 하계학술대회 논문집
    • /
    • pp.129-130
    • /
    • 2009
  • The P/E characteristics of $HfO_2$ CTF memory capacitor with $SiO_2/HfO_2/Al_2O_3$(OHA) engineered tunnel barrier were investigated. After a growth of thermal oxide with a thickness of 2 nm, 1 nm $HfO_2$ and 3 $Al_2O_3$ layers were deposited by atomic layer deposition (ALD) system. The band offset was calculated by analysis of conduction mechanisms through Fowler-Nordheim (FN) plot and Direct Tunneling (DT) plot. Moreover the PIE characteristics of $HfO_2$ CTF memory capacitor with OHA tunnel barrier was presented.

  • PDF

광인터넷에서의 Edge Optical Label Switched Router의 구조에 관한 연구 (A Study on the Architecture of Edge Optical Label Switched Router in Optical Internet)

  • 최규봉;이현태
    • 한국정보통신학회논문지
    • /
    • 제5권7호
    • /
    • pp.1257-1262
    • /
    • 2001
  • 최근에 경제적인 대안으로 IP over WDM 네트워크가 주목을 받고 있다. IP over WDM은 광대역 수용 능력, 네트워크 확장성 외에 여러 장점을 가지고 있다. IP 기반에서, "lambda-labeling"은 IP over WDM에 직접적으로 적용할 수 있다. 본 논문에서는 현재 IETF측 중심으로 연구중인 MPLambdaS 개념을 기초로 하여 광 인터넷의 진화를 고려한 구조적인 접근 방법을 연구한다. MPLS 도메인과 MPLamdaS 도메인간에 연동을 고려하여 전자적인 다수의 LSP를 광 LSP로 모으는 레이블 스택 개념을 이용한 람다 LSP 터널링 기술을 적용하여 전자적인 MPLS 와 광 MPLamdaS 간의 연동 방안을 제안하고 이를 지원하는 Edge Optical LSR의 구조를 제안한다. 구조를 제안한다.

  • PDF

High-k를 이용한 터널베리어 메모리의 절연막 특성 평가 (Electrical characteristic of insulator in tunnel-harrier memory using high-k)

  • 오세만;정명호;박군호;김관수;조영훈;정종완;정홍배;조원주
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
    • /
    • pp.262-263
    • /
    • 2008
  • The Metal-Insulator-Silicon (MIS) capacitors with $SiO_2$ and high-k dielectric were investigated. The high-k dielectrics were obtained by atomic layer deposit (ALD) system. The electrical characteristics were investigated by measuring the current-voltage (I-V) characteristics. The conduction mechanisms were analyzed by using the Fowler-Nordheim (FN) plot and Direct Tunneling (DT) plot. As a result, the MIS capacitors with high-k dielectrics have lower leakage current densities than conventional tunnel-barrier with $SiO_2$ dielectrics.

  • PDF

Si 기판에서의 광소자 응용을 위한 Ge 박막의 Transfer 기술개발 (Ge thin layer transfer on Si substrate for the photovoltaic applications)

  • 안창근;조원주;임기주;오지훈;양종헌;백인복;이성재
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.743-746
    • /
    • 2003
  • We have successfully used hydrophobic direct-wafer bonding, along with H-induced layer splitting of Ge, to transfer 700nm think, single-crystal Ge films to Si substrates. Optical and electrical properties have been also observed on these samples. Triple-junction solar cell structures gown on these Ge/Si heterostructure templates show comparable photoluminescence intensity and minority carrier lifetime to a control structure grown on bulk Ge. When heavily doped p$^{+}$Ge/p$^{+}$Si wafer bonded heterostructures were bonded, ohmic interfacial properties with less than 0.3Ω$\textrm{cm}^2$ specific resistance were observed indicating low loss thermal emission and tunneling processes over and through the potential barrier. Current-voltage (I-V) characteristics in p$^{+}$Ge/pSi structures show rectifying properties for room temperature bonded structures. After annealing at 40$0^{\circ}C$, the potential barrier was reduced and the barrier height no longer blocks current flow under bias. From these observations, interfacial atomic bonding structures of hydrophobically wafer bonded Ge/Si heterostructures are suggested.ested.

  • PDF

Investigation of Oxygen Incorporation in AlGaN/GaN Heterostructures

  • Jang, Ho-Won;Baik, Jeong-Min;Lee, Jong-Lam;Shin, Hyun-Joon;Lee, Jung-Hee
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제3권2호
    • /
    • pp.96-101
    • /
    • 2003
  • Direct evidence on the incorporation of high concentration of oxygen into undoped AlGaN layers for the AlGaN/GaN heterostuctures is provided by scanning photoemission microscopy using synchrotron radiation. In-situ annealing at $1000^{\circ}C$ resulted in a significant increase in the oxygen concentration at the AlGaN surface due to the predominant formation of Al-O bonds. The oxygen incorporation into the AlGaN layers resulting from the high reactivity of Al to oxygen can enhance the tunneling-assisted transport of electrons at the metal/AlGaN interface, leading to the reduction of the Schottky barrier height and the increase of the sheet carrier concentration near the AlGaN/GaN interface.