• 한국정보통신학회논문지
• /
• 제16권9호
• /
• pp.1847-1855
• /
• 2012

클록 보정회로를 가진 1V 1.6-GS/s 6-비트 flash 아날로그-디지털 변환기 (ADC: analog-to-digital converter)가 제안된다. 1V의 저전압에서 고속 동작의 입력단을 위해 bootstrapped 아날로그 스위치를 사용하는 단일 track/hold 회로가 사용되며, 아날로그 노이즈의 감소와 고속의 동작을 위해 평균화 기법이 적용된 두 단의 프리앰프와 두 단의 비교기가 이용된다. 제안하는 flash ADC는 클록 보정회로에 의해 클록 duty cycle과 phase를 최적화함으로 flash ADC의 동적특성을 개선한다. 클록 보정 회로는 비교기를 위한 클록의 duty cycle을 제어하여 evaluation과 reset 시간을 최적화한다. 제안된 1.6-GS/s 6-비트 flash ADC는 1V 90nm의 1-poly 9-metal CMOS 공정에서 제작되었다. Nyquist sampling rate인 800 MHz의 아날로그 입력신호에 대해 측정된 SNDR은 32.8 dB이며, DNL과 INL은 각각 +0.38/-0.37 LSB, +0.64/-0.64 LSB이다. 구현된 flash ADC의 면적과 전력소모는 각각 $800{\times}500{\mu}m2$와 193.02 mW 이다.

• 실천공학교육논문지
• /
• 제8권2호
• /
• pp.111-120
• /
• 2016

여러 가지 센서를 이용한 IOT(Internet Of Thing) 시스템의 FPGA 설계용 교육장비를 소개한다. 센서들은 다양한 출력 방식을 가지고 있어서 출력 방식에 따른 센서 인터페이스 컨트롤러를 FPGA 상에서 설계가 필요하다. 본 장비는 아날로그 출력인 경우에 FPGA(Field Programmable Gate Array)내에 있는 ADC(Analog-to-Digital Converter) 방식과 디지털 출력인 경우에 $I^2C$(Inter-Integrated Circuit), SPI(Serial Peripheral Interface Bus) 통신방식 및 GPIO(General-Purpose Input/Output)를 통해 사용한 방식에 따른 여러 가지 센서 인터페이스 컨트롤러의 설계가 가능하다. 이미지 센서를 이용해서 영상 처리 하드웨어 설계가 가능하고 더불어 영상 및 영상처리 결과를 모니터에 출력하는 VGA(Video Graphics Array) 컨트롤러 설계도 가능하다. 본 장비는 유,무선 네트워크에 통신이 가능한 IOT 시스템을 위해서 한 칩에 디지털 하드웨어와 Linux System을 결합한SOC(System on Chip) 설계가 가능하다. 이 장비를 이용해서 "이미지센서 기반의 하드웨어 설계와 가속도센서 기반의 하드웨어 설계"의 사례를 소개하고 그 설계를 기반으로 "FPGA를 이용한 디지털시스템 설계" 교과목의 교육 가능한 사례를 소개한다. 학생들에 의해서 새롭게 설계한 하드웨어를 본 FPGA를 이용해서 하드웨어 장비에 적용시키는 능력을 배양할 수 있고, 또한 개념설계, 부분설계, 상세설계를 통해서 FPGA 기반 하드웨어의 창의적 종합설계 능력을 키울 수 있다.

• 한국항공우주학회지
• /
• 제49권11호
• /
• pp.933-940
• /
• 2021

위성탑재 영상레이다 시스템은 마이크로파를 방사하여 지상에서 되튕겨온 신호를 수신한다. 수신된 신호는 영상레이다 수신경로의 마지막에 위치한 디지털 수신기에서 디지털 신호로 변환된다. 변환된 디지털 신호는 필터링, 압축 및 포맷팅 과정을 거친다. 디지털 수신기의 신호처리 과정은 두 차례의 양자화로 수행된다. 첫 번째는 아날로그 신호를 디지털 신호로 변환하는 과정이고, 다른 하나는 BAQ를 이용한 압축과정이다. 양자화는 높은 비트에서 낮은 비트로 변환하는 과정으로 양자화 오차가 발생한다. 본 논문에서는 SNR 저하의 관점에서 디지털 수신기에서 수행되는 양자화의 영향성을 분석하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권3호
• /
• pp.160-165
• /
• 2009

A 12b 2 MS/s cyclic ADC processing 3.3 Vpp single-ended rail-to-rail input signals is presented. The proposed ADC demonstrates an offset voltage less than 1 mV without well-known calibration and trimming techniques although power supplies are directly employed as voltage references. The SHA-free input sampling scheme and the two-stage switched op-amp discussed in this work reduce power dissipation, while the comparators based on capacitor-divided voltage references show a matched full-scale performance between two flash sub ADCs. The prototype ADC in a $0.18{\mu}m$ 1P6M CMOS demonstrates the effective number of bits of 11.48 for a 100 kHz full-scale input at 2 MS/s. The ADC with an active die area of $0.12\;mm^2$ consumes 3.6 m W at 2 MS/s and 3.3 V (analog)/1.8 V (digital).

• 센서학회지
• /
• 제25권5호
• /
• pp.349-353
• /
• 2016

Recently, research on bolometer-type uncooled infrared image sensor which is made for industrial applications has been increasing. In general, it is difficult to calibrate fixed pattern noise (FPN) of bolometer array. In this paper, average-current calibration algorithm is presented for reducing bolometer resistance offset. A resistor which is produced by standard CMOS process, on the average, has a deviation. We compensate for deviation of each resistor using average-current calibration algorithm. The proposed algorithm has been implemented by a chip which is consisted of a bolometer pixel array, average current generators, current-to-voltage converters (IVCs), a digital-to-analog converter (DAC), and analog-to-digital converters (ADCs). These bolometer-resistor array and readout circuit were designed and manufactured by $0.35{\mu}m$ standard CMOS process.

• 한국산학기술학회논문지
• /
• 제5권1호
• /
• pp.60-64
• /
• 2004

32비트 RISC 프로세서인 PXA255기반 보드에 임베디드 리눅스 운영체제와 HTTP(Hyperfext Transfer Protocol) 웹서버를 포팅하여 사용자의 웹 브라우져 상에서 원격지 가택에 대한 실시간 감시가 가능한 시스템을 구현하였다. 웹 서버는 GoAhead 웹 서버2.1 버전을 교차 컴파일하여 사용하였으며 가택감시를 위한 아날로그 신호에 대한 입력을 프로세서가 받기 위해 ADC(Analog to Digital Convertor)칩인 ADC0809를 사용하였다 ADC를 위한 디바이스 드라이버를 작성하였으며 이를 웹 브라우져 상에서 실시간적으로 변하는 데이터를 모니터링하기위해 클라이언트 풀(Clieilt Pull)방식을 사용한 CGI-C 응용프로그램을 개발하였다. 감시가 가능한 요소로는 온도, 조도 그리고 가스 유출여부이며 가스 밸브와 현관문의 개폐상태를 확인할 수 있게 하였고 긴급 상황 발생시 경고음을 발생하도록 하였다 최근 홈 디지털 서비스 중에 사용자가 가장 필요로 하는 긴급 상황에 대한 감시 요구를 내장형 시스템을 사용하여 보다 적은비용으로 구현하였다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2005년도 춘계학술대회 논문집
• /
• pp.260-264
• /
• 2005

This paper describes the ultra precise position control of servo motor using sinusoidal encoder based on 'Arcsine Interpolation Method'. First, the paper theoretically analyzes and verify throughout experiments, the relationship between A/D converter input ripple and the total resolution to measure the precise position. Second, this paper presents a way to compensate the total gain and offset error by utilizing a low cost programmable differential amp, by which without any special expensive equipments they are easily on-line tuned and effectively compensated. Lastly, it was compared to servomotor position control characteristics using digital incremental 50,000ppr encoder. The test results show that, with much cheaper sinusoidal encoder, the proposed method exhibits better performance both in position control and ASD applications than the 50,000ppr optical encoder.

• Journal of Biosystems Engineering
• /
• 제11권1호
• /
• pp.8-16
• /
• 1986

This study was carried out to develop a microcomputer-based data acquisition system for engine performance test. A low-cost data acquisition system was developed utilizing an "APPLE II PLUS" microcomputer. The developed system consists of microcomputer, RPM counter included frequency-to-voltage converter, preamplifier for two load cells and 8-bit analog-to-digital converter with 16 chnnels. The system simultaneously measures engine speed by means of photointerrupter, torque and fuel consumption by means of load cells with variable sample numbers, sampling intervals and repetitions. The system collects, processes and provides data for storing on the $4{\frac{1}{4}}$ inch floppy disk as well as for writing out on the printer.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.689-692
• /
• 1999

This paper describes a 10-bit 75-MHz CMOS current-mode DAC designed for 0.8${\mu}{\textrm}{m}$ double-poly double-metal CMOS technology. This D/A converter is implemented using a current cell matrix that can drive a resistive load without output buffer. In the DAC. a current source is proposed to reduce the linearity error caused by the threshold-voltage variations over a wafer and the glitch energy caused by the time lagging, The integral and differential linearity error are founded to be within $\pm$0.35 LSB and $\pm$0.31 LSB respectively. The maximum conversion rate is about 80 MS/s. The total power dissipation is 160 ㎽ at 75 MS/s conversion rate.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(5)
• /
• pp.47-50
• /
• 2002

An extended-counting analog to digital converter (ADC) is designed to have a high resolution(14bit) with low power consumption and small dia area. First order sigma-delta modulator with a simple counter for incremental operation eliminates the need of big decimation filter in conventional sigma-delta type ADC. To improve the accuracy and linearity, extended mode of successive approximation is followed. For 14-bit conversion operation, total 263 clocks(1 clock for reset, 256 clocks for incremental operation and extended 6 clocks for successive approximation operation) are needed with the sampling rate of 10 Ms/s This ADC is implemented in a 0.6um standard CMOS technology with a die area of 1 mm ${\times}$ 0.75 mm.