• 한국조명전기설비학회지:조명전기설비
• /
• 제11권6호
• /
• pp.64-73
• /
• 1997

RPWM(Random Pulse Width Modulation)은 인버터의 스위칭 주파수를 랜덤(random)하게 변화시킴으로써 고조파 및 소음의 파워 스펙트럼을 광대역에 분산시켜 사람이 불쾌하게 느낄 수 있는 전자기적 가청 소음을 줄이기 위한 PWM 기법으로써 근래에 매우 각광받고 있다. 본 연구에서는 삼각파(반성파, carrier wave)의 주파수를 랜덤하게 변화시키는 방식의 RPWM에 의한 인버터 유도전동기 구동 장치를 구성하였다. 무항실에서 실험 측정한 소음의 파워 스펙트럼으로부터, 소음원에 대한 분석과 삼각파 주파수 변화 폭에 따른 스위칭 주파수대 소음의 저감 효과를 분석하였다. 고속의 DSP TMS320C31을 사용하여 속도 제어와 더불어 RPWM이 실시간적으로 가능하도록 하여, 부하 조건이 다양하게 변화하는 구동 장치에서도 삼각파 주파수의 중심 주파수 및 대역폭을 자유롭게 변화시킴으로써 효과적으로 스위칭 주파수대 가청 소음을 저감하였다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.671-680
• /
• 2022

본 논문에서는 현재 출시되어 있는 전기차의 구동모터 사양을 대부분 포괄하는 200kW급 구동용 모터드라이버를 개발하였다. 고효율ㆍ고전력밀도를 달성하기 위해 기존 전력반도체(Insulated-gate bipolar transistor, IGBT)대신에 차세대 전력반도체(Silicon carbide, SiC)를 적용하였으며 SiC를 최적사용하기 위해 하드웨어에 대한 분석을 통해, 예상되는 효율 및 방열특성을 구하여 최적 설계를 하였다. 전기차 구동모터에 대부분 활용되는 매입형 영구자석 동기모터(Interior permanent-magnet synchronous machine, IPMSM)를 위한 벡터 제어 알고리즘을 DSP를 활용하여 구현하였다. 본 논문에서는 SiC기반 전기차 구동용 모터드라이버 시작품을 설계ㆍ제작하였으며 실험을 통해 성능을 검증하였다.

• 조명전기설비학회논문지
• /
• 제13권4호
• /
• pp.109-119
• /
• 1999

스위치드 리럭턴스 전동기(SRM)는 상대적으로 낮은 가격, 간단하고 견고한 구조, 제어의 용이성과 고효율을 가지기 때문에 가변속 구동에서 점점 응용범위가 확대되고 있다. 본 논문에서 신경망이론은 퍼지-신경망 제어기의 소속함수와 퍼지규칙을 결정하는데 사용하였으며, 신경망 에뮬레이터는 SRM의 전방향 동특성을 모사하는데 사용하였다. 에뮬레이터의 역전파 오차는 퍼지-신경망 제어기의 소속함수와 퍼지규칙을 개선하는 경로를 제공한다. 32비트 DSP(TNS329C31)는 고속연산과 퍼지-신경망 제어 알고리즘을 실현하는데 사용하였다. 시뮬레이션과 실험결과는 부하변화의 경우 제안된 제어방법이 속도응답에서 종래의 방법보다 우수하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.959-962
• /
• 2005

서보 모터는 컴퓨터와 센서로부터 오는 지령에 대해 높은 위치 정밀도와 정확한 속도제어가 가능해 자동화 시스템에서 중요한 부분으로 사용된다. 본 논문에서는 선형추진 BLDC모터로부터 얻어지는 파라메터를 추정하여 정현여자에 의해 구동되는 방식을 제안했다. 파라미터 추정은 제어기의 게인 튜닝과 외란 관측기를 통해 이루어졌다. 이러한 것을 가능하게 하기 위해 DSP(TMS320F240)를 사용하여 시스템을 구성 하였으며 FOC(Field Oriented Control)방식을 적용하였다. 본 시스템에 사용 된 TMS320F240은 A/D Converter와 PWM 발생부, 다수의 IO Port를 내장하고 있어 서보모터 제어에 유용하게 사용될 수 있는 프로세서이다.

• Journal of Electrical Engineering and Technology
• /
• 제10권4호
• /
• pp.1527-1539
• /
• 2015

In this paper the hardware implementation of the direct torque control based on the fuzzy logic technique of induction motor on the Field-Programmable Gate Array (FPGA) is presented. Due to its complexity, the fuzzy logic technique implemented on a digital system like the DSP (Digital Signal Processor) and microcontroller is characterized by a calculating delay. This delay is due to the processing speed which depends on the system complexity. The limitation of these solutions is inevitable. To solve this problem, an alternative digital solution is used, based on the FPGA, which is characterized by a fast processing speed, to take the advantage of the performances of the fuzzy logic technique in spite of its complex computation. The Conventional Direct Torque Control (CDTC) of the induction machine faces problems, like the high stator flux, electromagnetic torque ripples, and stator current distortions. To overcome the CDTC problems many methods are used such as the space vector modulation which is sensitive to the parameters variations of the machine, the increase in the switches inverter number which increases the cost of the inverter, and the artificial intelligence. In this paper an intelligent technique based on the fuzzy logic is used because it is allows controlling the systems without knowing the mathematical model. Also, we use a new method based on the Xilinx system generator for the hardware implementation of Direct Torque Fuzzy Control (DTFC) on the FPGA. The simulation results of the DTFC are compared to those of the CDTC. The comparison results illustrate the reduction in the torque and stator flux ripples of the DTFC and show the Xilinx Virtex V FPGA performances in terms of execution time.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 추계학술대회 논문집 전력기술부문
• /
• pp.216-218
• /
• 2001

The transformer role is very important in power system operation and control; also its price is very expensive. Therefore many kinds of the efforts for transformer protection have been executed. So for as, current differential relay(87) has been mainly used for transformer protection. But current differential relaying method has several troubles as followings. Differential current can be occurred by transformers inrush current between winding1 and winding2 of transformer when transformer is initially energized. Also harmonic restrained element used in current differential relaying method is one of the causes of relays mal-operation because recently harmonics in power system gradually increase by power switching devices(SVC, FACTS, DSC, etc). Therefore many kinds of effort have been executed to solve the trouble of current differential relay and one of them is method using ratio of increment of flux linkages(RIFL) of the primary and secondary windings. This paper introduces a novel protective relay for power transformers using RIFL of the primary and secondary windings. Novel protective relay successfully discriminates between transformer internal faults and normal operation conditions including inrush and this paper includes real time test results using RTDS(Real Time Digital Simulator) for novel protective relay. A novel protective relay was designed using the TMS320C32 digital signal processor and consisted of DSP module. A/D converter module, DI/DO module, MMI interface module and LCD display module and developed by Xelpower co., Ltd.

• 정보처리학회논문지A
• /
• 제13A권5호
• /
• pp.413-420
• /
• 2006

대부분의 디지털 신호 처리기 (Digital Signal Processor)는 두 개 이상의 메모리 뱅크를 가지는 하버드 아키텍처 (Harvard architecture)를 지원한다. 다중 메모리 뱅크 중에서 하나는 프로그램용으로 나머지는 데이터용으로 사용하여 프로세서가 한 명령어 사이클에 메모리의 여러 데이터에 동시 접근을 가능하게 한다. 이전 연구에서 우리는 다중 메모리 뱅크에 효율적으로 데이터를 할당하는 방법에 대하여 논하였다. 본 논문에서는 이전 연구의 확장으로 런타임 메모리의 최적화에 대한 우리의 최근 연구에 대하여 소개한다. 듀얼 데이터 메모리 뱅3(Dual Data Memory Bank)를 효율적으로 이용하기 위해 각 메모리 뱅크에 할당된 변수를 관리하기 위한 독립적인 두 개의 런타임 스택이 필요하다. 프로시저에 대한 두 메모리 뱅크의 활성화 레코드(Activation Record)의 크기는 각 메모리 뱅크에 할당된 변수의 개수가 일정하지 않기 때문에 다를 수 있다. 따라서 여러 개의 프로시저가 연속으로 호출될 때 두 개의 런타임 스택의 크기가 크게 달라질 수 있다. 이러한 두 메모리 뱅크 사이의 불균형은 하나의 메모리에 여유 공간이 있음에도 불구하고 다른 하나의 메모리 뱅크의 사용량이 온칩 메모리(on-chip memory)범위를 초과하는 원인이 될 수 있다. 본 논문에서는 온칩 메모리를 효율적으로 사용하기 위해 두 런타임 스택의 균형 맞추기를 시도했다. 본 논문에서 제안하는 알고리즘은 상대적으로 단순하지만 효율적으로 런타임 메모리를 사용할 수 있다는 것을 실험결과를 통해 보여주고 있다.

• 한국정보통신학회논문지
• /
• 제26권7호
• /
• pp.1071-1077
• /
• 2022

타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.

• 정보처리학회논문지A
• /
• 제13A권4호
• /
• pp.275-288
• /
• 2006

빠른 디자인 공간 탐색 (Design space exploration)은 응용 프로그램의 동작을 구현하기 위한 임베디드 시스템을 디자인하는데 매우 중요하다. Time-to-market이 디자인의 주관심사가 되어감에 따라 ASIP(Application specific instruction-set processor)에 기반한 접근 방식이 디자인 방법론적으로 중요한 대안이 되고 있다. 이러한 접근 방식에서는 타깃 프로세서의 ISA(Instruction set architecture)를 코드 크기와 실행 속도 측면에서 응용 프로그램에 가장 적합하도록 변경한다. 본 논문의 목적은 우리의 새로운 재겨냥성 컴파일러를 소개하고, 많이 알려진 디지털 신호 처리용 응용 프로그램을 위한 ASIP 기반 디자인 공간 탐색에서 컴파일러가 어떻게 활용될 수 있는지 설명하고자 하는 것이다. 새롭게 개발된 재겨냥성 컴파일러는 이전의 재겨냥성 컴파일러의 기능을 제공할 뿐만 아니라 application 프로그램의 특징을 시각화하고 application 프로그램의 프로파일된 결과를 제공하므로 application의 성능을 증가시키기 위해 어떤 명령어들을 넣어야 하는지를 결정하는데 도움을 준다. 재겨냥성 컴파일러의 ADL(Architecture description language)를 이용하여 타깃 프로세서의 초기 RISC-style ISA을 기술하고, 컴파일러가 응용 프로그램을 위한 어셈블리 코드를 더 최적화할 수 있도록 응용 프로그램에 특화된 명령어를 ISA에 점진적으로 추가해 나간다. AC3 오디오 codec을 위한 실험 결과로부터 우리는 32%의 성능 증가와 20%의 프로그램 크기 감소를 얻을 수 있는 6개의 새로운 특화 명령어를 빠르게 찾을 수 있었다. 따라서 우리는 고성능의 재겨냥성 컴파일러는 특정 응용 프로그램을 위한 새로운 ASIP의 빠른 디자인을 하기 위한 중요한 핵심이라는 것을 확인할 수 있었다.

• 한국정보통신학회논문지
• /
• 제10권4호
• /
• pp.659-666
• /
• 2006

서보 모터는 컴퓨터와 센서로부터 오는 지령에 대해 정밀한 모션제어 즉, 정확한 속도조절과 위치 잡기를 수행함으로써 자동화 시스템에서 중요한 부분으로 사용된다. 특히, 선형추진 BLDC모터는 볼스크류, 타이밍 벨트, 랙/피니온과 같은 마찰 유도 전달 메카니즘들과 연결을 갖는 회전식 서보모터들에 비해 다양한 장점들을 갖는다. 본 논문은 정현파 구동형 선형 추진 BLDC모터의 동특성과 출력들로부터 얻어지는 정보를 이용하여 미지의 전동기 계통 파라미터들을 추정하는 방식을 제안한다. 추정된 파라미터들은 제어기와 외란 관측기의 이득을 조절하는데 사용될 수 있다. 이러한 목적을 이루기 위해 고성능의 디지털신호처리프로세서로 계자기준제어(FOC)기법을 구현하기 위해 설계된 TMS320F240을 선형 BLDC 서보 전동기의 제어기로서 사용한다. 이 서보전동기 응용 전용의 DSP는 A/D Converter와 PWM 발생부, 다수의 IO Port를 내장하고 있어 서보모터 제어기에 중요한 역할을 담당하게 된다. 이 선형 BLDC 서보 전동기 시스템은 또한 IPM 구동기와 홀센서 타입의 전류센서모듈 그리고 게이트 구동 신호와 고장 신호들의 전기적 절연을 위한 광결합 모듈을 포함한다.