• 한국항공우주학회지
• /
• 제33권7호
• /
• pp.85-91
• /
• 2005

군용항공기는 고받음각에서 적절한 조종성 및 항공기 이탈에 대한 안정성을 확보하고 있어야 한다. 고받음각에서 항공기가 이탈에 진입할 수 있는 한계값은 항공기 형상설계에 직결되는 문제이다. 하지만 현대의 고성능 전투기는 전기식 비행제어계통을 사용하여 고받음각 제어법칙을 설계함으로써 한계 값 내에서 항공기의 안정성을 보장하고 있으며 항공기가 이탈 시, 안전하게 회복할 수 있도록 고받음각 제어법칙을 설계한다. 현재 T-50에 적용되어 있는 고받음각 제어법칙은, 세로축 방향으로는 받음각 제한기 및 MPO(Manual Pitch Override) 모드, 가로-방향축으로는 고받음각 이탈제한기, 가로축 명령제한기, 방향축 조종사 명령제한기 및 스핀방지기가 설계되어 있다. 본 논문에서는 T-50 에 적용되어 있는 고받음각 제어법칙을 소개하며, 고받음각 비행시험을 통하여 항공기 안정성에 관한 연구를 수행하였다.

• 한국지능시스템학회논문지
• /
• 제19권1호
• /
• pp.139-144
• /
• 2009

최근 초고속 인터넷, 모바일, 디지털 컨버전스 단계를 거치면서 유비쿼더스(Ubiquitous) 사회는 점차 가시화 되고 있다. 현재 일상적인 통신뿐만 아니라 경제 및 산업 분야로 다양하게 확산되고 있다. 특히 RFID와 네비게이션(Navigation) 시스템은 국내 외적으로 많은 분야에 사용되고 있으며 점점 발전하고 경제적 산업적으로 국가 경쟁력 향상에 도움을 줄 것이다. 하지만 이러한 RFID와 네비게이션의 활용 범위를 살펴보면 가장 일반적인 경우에 치중되어있다. 본 논문에서는 RFID와 네비게이션을 사용하여 개별화된 특성과 환경 상태 정보를 반영하고 그것을 사용하는 사용자들의 특성을 고려하여 변화하는 환경에 적응하기 쉬운 시스템을 제안하고 특정 환경에서 어떠한 정보가 이에 활용될 수 있는지를 정의한다. 또한 여러가지 정보를 이용하여 지능형 경로 탐색 및 안내 시스템을 위해 퍼지 로직과 TSP 개념을 적용한다.

• 디자인학연구
• /
• 제12권4호
• /
• pp.273-282
• /
• 1999

타이포그라피는 그래픽 디자인에 있어서 가장 기본적이며 중요한 주제이다. 이러한 타이포그라피를 교육하고 학습함에 있어서 감성적인 교육에 앞서 체계적이고 논리적인 그리고 전체론적인 교육이 필요하다. 특히 전체론적 관점은 디지털 매체를 이용한 타이포그라피 디자인이나 교육에서 더욱 강조되어야한다. 디지털 매체에 익숙해져 있는 학습자들은 새로운 테크날로지란 디자인의 새로운 가능성을 모두 대체할 수 있는 것이 아님을 알아야 한다. 비주얼시스템은 학습자가 객관적으로 사고하고 방법을 찾는 능력을 배양시켜주는 학습 방식이다. 이 학습을 통해서 학습자는 문제 해결을 위해서 논리와 감성을 함께 사용하는 방법을 배운다. 이 논문은 시스템이란 무엇이고 이 개념을 어떻게 타이포그라피 교육을 위한 비주얼 시스템으로 계발할 수 있는지를 교육사례를 들어 연구한 것이다. 그리고 비주얼시스템의 타이포그레피 교육에 대한 요용성과 가능성을 연구한 것이다.

• 정보보호학회논문지
• /
• 제29권2호
• /
• pp.365-375
• /
• 2019

PLC(Programmable Logic Controller)는 안전 지향 제어시스템(safety-critical control system)을 위한 실시간 임베디드 제어 애플리케이션들을 지원하는 고신뢰성의 산업용 디지털 컴퓨터이다. PLC의 실시간 제약조건을 만족시키기 위하여 uC/OS 등의 실시간 운영체제들이 구동되고 있다. PLC들이 산업제어 시스템 등에 널리 보급되고 인터넷에 연결됨에 따라, PLC 시스템을 대상으로 한 사이버 공격들이 증대되고 있다. 본 논문에서는, 통합 개발 환경(IDE)에서 개발된 프로그램이 PLC로 다운로드 되기 전에 실행 코드를 분석하여 취약성을 완화시켜 주는 "실행코드 새니타이저(sanitizer)"를 제안한다. 제안기법은, PLC 프로그램 개발 중에 포함되는 취약한 함수들과 잘못된 메모리 참조를 탐지한다. 이를 위해 취약한 함수 DB 및 이상 포인터 연산과 관련된 코드 패턴들의 DB를 관리한다. 이들 DB를 기반으로, 대상 실행 코드 상에 취약 함수들의 포함 여부 및 포인터 변수의 이상 사용 패턴을 탐지 제거한다. 제안 기법을 구현하고 실험을 통해 그 유효성을 검증하였다.

• 정보보호학회논문지
• /
• 제16권4호
• /
• pp.43-57
• /
• 2006

소프트웨어 컴포넌트를 이용하여 시스템을 구성하는 경우 그리 간단하지 않은데, 그것은 링크 과정 자체가 서로 다른 버전들과 디지털 서명, 정적인 타입 정보나 네트워크로 전송된 소프트웨어, 그리고 서로 다른 판매자에 의한 컴포넌트들을 모두 포함하는 복잡한 과정이기 때문이다. 만약 링크과정에 적용될 수 있는 링크 정책을 수립하고 이를 링크 시에 적용할 수 있는 방법이 있다면 이러한 복잡함을 해결하는 좋은 수단이 된다. 시큐어 링킹(Secure Linking)은 사용자가 안전한 링크를 위한 정책을 만들고 이를 링크 시에 적용할 수 있도록 해주는 새로운 링크 프로토콜이며, 시큐어 링크 프레임워크(Secure Linking Framework)는 시큐어 링크 시스템 구현을 위한 논리적 프레임워크이다. 본 논문에서는 시큐어 링크 프레임워크를 이용하여 마이크로 소프트의 닷넷(.NET)에서 사용되는 어셈블리의 링크 과정을 설명함으로써 시큐어 링킹이 실제로 사용되는 링크 시스템을 나타낼 수 있을 만큼 풍부한 표현력과 실용성을 가지고 있음을 증명한다. 또한 이 과정에서 나타난 어셈블리 코드 서명의 문제점에 대한 논의를 통해서 논리에 기반을 둔 링크 프레임워크가 가지는 장점을 보이고자 한다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.28-37
• /
• 2010

본 논문에서는 FPGA와 VHDL을 이용하여 다채널 비동기 통신용 IC를 설계하였다. 기존에 상용되고 있는 대부분의 비동기 통신용 IC들은 최대 1~2채널(Channel)로 구성되어 있다. 따라서 2채널 이상의 통신 시스템을 구성할 때 원가가 높아지고 구현하기도 복잡해진다. 그리고 매우 적은 송수신 버퍼(Buffer)를 가지고 있으므로 고속으로 대용량의 데이터를 전송할 경우 마이크로프로세서에 걸리는 부하가 많아지게 된다. 이러한 문제를 해결하기 위해 본 논문에서는 비동기 통신 채널 8개를 단 한개의 IC로 설계하여 원가 절감 및 기능과 성능을 향상 시키도록 설계하였으며, 송수신 버퍼의 크기를 각각 256 바이트로 설계함으로써 고속의 통신을 가능하게 하였다. 또한 통신시 오동작을 방지하기 위해 디지털(Digital) 필터 및 첵섬(Check-sum) 로직을 설계하여 신뢰성을 향상시켰으며, 채널 먹스 로직을 설계하여 각 채널별 입/출력을 자유롭게 선택하도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다. 이와 같이 설계된 다채널 비동기 통신 IC를 ALTERA사의 Cyclone II Series EP2C35F672C8과 QuartusII V8.1을 이용하여 로직을 합성 및 시뮬레이션 하였다. QuartusII 시뮬레이션과 실험에서 성공적으로 수행되었으며, 설계된 IC의 우수성을 보이기 위해 비동기 통신 칩으로 많이 사용되고 있는 TI(Texas Instruments)사의 TL16C550A, ATMEL사의 ATmega128 범용 마이크로 콘트롤러와 수행시간 및 성능을 비교하여 본 논문에서 설계된 다채널 비동기 통신용 IC의 우수함을 확인하였다.

• 한국통신학회논문지
• /
• 제23권5호
• /
• pp.1349-1359
• /
• 1998

본 논문에서는 디지털 FM 스테레오 합성 신호 발생기(FM stereo composite signal generator)의 구현 결과를 제시하였다. 직접 디지털 주파수 합성기(DDFS)를 응용하여 단일 칩으로 디지털화 하였으며, $1.0\mu\textrm{m}$ CMOS 게이트­어레이 기술로 구현하였다. 설계 결과는 시뮬레이션을 통해 신호 발생 과정을 검증하였고, 디지털 칩을 실장한 평가용 인쇄회로기판을 제작하여 신호 발생 값을 비교 분석하였다. 측정 결과 디지털-아날로그 변환기의 비트 수가 12비트일 때 신호 대 잡음비가 74dB가 측정되었으며, 이는 아날로그 회로보다 14dB 더 우수한 것이다. 범용 스테레오 입출력으로 16비트 디지털-아날로그 변환기를 사용할 경우 아날로그 방식보다 훨씬 우수한 스펙트럼 순수도를 얻을 수 있을 것으로 기대한다. 디지털 FM 스테레오 합성 신호 발생기는 신호 대 잡음비, 정확도, 튜닝 안정성,그리고 집적도측면에서 기존의 아날로그회로보다 우수한 특성을 보인다.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.414-422
• /
• 2013

본 논문은 분할-커패시터 기반의 차동 디지털-아날로그 변환기 (DAC: digital-to-analog converter)를 이용하는 10-bit 10-MS/s 비동기 축차근사형 (SAR: successive approximation register) 아날로그-디지털 변환기 (ADC: analog-to-digital converter)를 제안한다. 샘플링 주파수를 증가시키기 위해 SAR 로직과 비교기는 비동기로 동작을 한다. 또한 높은 해상도를 구현하기 위해 오프셋 보정기법이 적용된 시간-도메인 비교기를 사용한다. 제안하는 10-bit 10-MS/s 비동기 축차근사형 아날로그-디지털 변환기는 0.18-${\mu}m$ CMOS 공정에서 제작되며 면적은 $140{\times}420{\mu}m^2$이다. 1.8 V의 공급전압에서 전력소모는 1.19 mW이다. 101 kHz 아날로그 입력신호에 대해 측정된 SNDR은 49.95 dB이며, DNL과 INL은 각각 +0.57/-0.67, +1.73/-1.58이다.

• 한국통신학회논문지
• /
• 제32권3C호
• /
• pp.297-305
• /
• 2007

본 논문에서는 주요 영화사들로 구성된 DCI(Digital Cinema Initiatives)에 의해 디지털 시네마를 위한 영상 압축 표준으로 제정된 Motion JPEG2000 부호화기를 FPGA를 타겟으로 구현하였다. JPEG2000의 주요 구성요소인 리프팅-기반의 DWT(Discrete Wavelet Transform)와 EBCOT(Embedded Block Coding with Optimized Truncation)의 Tier 1을 하드웨어로 구현하였고, Tier 2과정은 소프트웨어로 구현하였다. 디지털 시네마를 위해 입력 영상의 크기(tile size)는 최대 $1024\times1024$까지의 고해상도를 지원할 수 있도록 하였고, 실시간성을 보장하기 위해 3개의 엔트로피 부호화기를 사용하였다. Verilog-HDL을 이용하여 하드웨어로 구현했을 경우 Altera사의 Stratix EP1S80에서 32,470 LE (logic element)에 해당하는 자원을 사용하면서 FPGA에 사상되었고, 150Mhz의 주파수에서 안정적으로 동작하였다.

• 센서학회지
• /
• 제5권5호
• /
• pp.63-68
• /
• 1996

출력신호를 검출하기 위한 집적화한 용량형 압력센서를 구현하기 위해서는 센서의 특성에 나쁜 영향을 미치는 기생용량, 온도/열 드리프트 및 누설전류 등의 요소가 개선 되어야 한다. 본 논문에서는 2개의 용량-주파수 변환기와 4비트 디지탈 보상회로로 구성된 새로운 이상적인 인터페이스 회로를 설계 하였다. 이 회로는 센싱 센서 주파수를 기준 센서 주파수로 나누어줌으로써 드리프트 및 누설전류의 영향이 제거될 수 있도록 설계 되었고, 신호 전송시 잡음의 영향이 적은 디지탈 신호를 처리하도록 되어있다. 그르므로 이 회로는 디지탈 비트수를 늘려 줌으로 출력신호의 분해능을 향상 시킬 수 있다. 또 이 회로 중 디지털 부분은 FPGA 칩으로 제작되어 그 작동이 확인 되었다.