• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.36-43
• /
• 1999

새로운 방식의 직접 디지털 주파수 합성기(Direct Digital Frequency Synthesizer, DDFS)의 설계방식을 제시하였다. 배열형 CORDIC(Coordinate Rotate Digital Computer)을 해석함에 있어서 오차의 크기를 계산하였다. 오차에는 계산회수의 부족에서 발생하는 ‘반복회수오차’와 제한된 데이터 비트수를 사용함으로써 계산에 사용하지 못하는 유효숫자 이하를 버림으로써 발생하는‘절단오차’로 분류할 수 있다. 실제로 각 비트별로 오차를 측정해 보면 8비트시 7단, 16비트시 12단, 24비트시 20단으로 근최적화된 파이프라인 단수를 얻을 수 있었다. 이 DDFS는 FPGA칩으로 구현되었고, 측정결과 235MHz의 구동 클럭에서 안정된 동작을 보였으며, 11.75MHz의 최대 출력 주파수를 발생시켰다. 위상별 진폭값을 ROM에 저장하는 기존의 방식에 비하여, 보다 높은 정밀도와 처리속도를 보이며, 제조공정 역시 단순해 질 것이다. 특히 같은 비트를 채택한 경우 롬방식에 비하여 5배정도의 높은 정밀도를 얻었다.

• 한국통신학회논문지
• /
• 제18권5호
• /
• pp.739-745
• /
• 1993

이동통신 기기에서 온도에 대해서 고안정의 주파수 합성기를 구현함은 중요하다. 그런데, 고안정의 주파수 합성기를 구현하기 위해서는 기준 주파수를 제공하는 발진기가 온도에 대해서 안정해야만 한다. 본 논문에서는 이러한 필요성에 따라서 디지털 방식을 이용한 TCXO가 구현된다. DTCXO는 온도 감지부, 제어부, VCXO로 나뉜다. 구현된 DTCXO의 주파수 안정도는 평균 0.94ppm이다. 이는 아나로그 방식을 이용한 TCXO의 안정도인 2.5ppm과 비교해볼 때, 향상된 결과이다.

• 한국통신학회논문지
• /
• 제12권3호
• /
• pp.224-238
• /
• 1987

본 논문에서 제안된 스펙트럼 분석장치는 개루프 방식의 VCO를 모듈러 함수를 이용한 PLL 주파수 합성기로 대치시킴으로써 단일루우프의 주파수 합성기로 개개의 다른 주파수 대역 및 채널간격을 얻을 수 있었다. 스펙트럼의 추출은 자승검파방식을 이용함으로써 종래의 포락선 검파방식보다 입력감도를 개선할 수 있었고 Z80 마이크로프로세서를 이용한 제어기는 주파수 합성기를 제어하는 동시에 추출된 스펙트럼을 메모리에 저장함으로써 비주기성 신호의 분석을 가능케 하였다.

• 한국전자통신학회논문지
• /
• 제7권2호
• /
• pp.333-339
• /
• 2012

통신의 세계적 흐름은 고속화와 디지털화 그리고 대용량화의 추세로 흐르고 있다. 또한 한정된 자원인 주파수를 효율적으로 이용하기 위하여 대역확산 방식이 대표하여 그 주를 이루고 있다. 주파수 합성기로서 통신시스템에 많이 이용되고 있는 PLL(Phase Lock Loop)은 위상잡음 등 여러 가지 문제점을 가지고 있기 때문에, 이러한 문제점을 최소화 할 수 있는 디지털 소자인 직접디지털 합성기(DDS : Direct Digital Synthesis)를 이용하여 고속주파수도약 시스템을 설계하기위한 성능평가에 대하여 연구하여, 오율 개선의 해석과 고속 주파수 도약이 가능한 시스템을 설계하고 그 성능을 평가 하였다.

• 전자공학회논문지C
• /
• 제36C권3호
• /
• pp.35-46
• /
• 1999

디지털 통신 시스템에서 입력 신호의 주파수와 위상 오차를 보정하는 디지털 위상 오차 보상기(derotator)를 CORDIC (COordinate Rotation DIgital Computer) 알고리즘을 이용하는 VLSI로 구현하였다. CORDIC은 주어지는 위상값에 따라 입력 신호를 직접 회전시키므로, 디지털 주파수 합성기 (Direct Digital Frequency Synthesizer)와 복소수 승산기를 이용하는 기존의 구현 방법에 비해 하드웨어 면에서 간단하다. 디지털 위상 오차 보상기는 작은 위상 오차를 누적하므로 arctangent 함수의 선형 근사를 이용한 고속의 CORDIC 알고리즘을 이용하는 기존에 비해 약 24%의 속도 향상이 가능하였다. 본 설계된 IC는 0.6㎛ triple metal 공정을 이용하였으며, 전체 칩 면적은 6.8㎟ , 트랜지스터의 개수는 11,400 개다. 측정 결과 최대 동작 주파수는 25 MHz이다

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.784-787
• /
• 1999

This paper describes a direct digital frequency synthesizer using the CORDIC algorithm, which can be implemented efficiently for a digital sinusoid synthesis. To optimize the hardware design parameters, we perform numerical analysis of the quantization effects for the CORDIC-based architecture. A pipelined architecture is employed to obtain a high data throughput,. We estimate and summarize its hardware costs for a variable accuracy, and a CORDIC-based architecture for 9 bit accuracy is emulated in FPGA.

• 융합신호처리학회논문지
• /
• 제12권4호
• /
• pp.291-297
• /
• 2011

본 논문에서는 DPCM 방식의 차동 양자화 기술 및 병렬 기법을 응용하여 새로운 ROM 압축방식을 사용한 고속의 저 전력 직접디지털 주파수 합성기를 제안하고 FPGA를 사용하여 설계 및 제작한다. ROM 크기를 줄이기 위해 사인파를 표본화하여 양자화된 값을 양자화 ROM(Quantized ROM : Q-ROM)에 저장하고 각 표본화 사이클 차동 양자화하여 차동 ROM(Differential ROM : D-ROM)에 저장한다. 또한 낮은 클럭에서 동작하는 위상 누적기를 병렬로 2개 연결하여 높은 주파수를 생성하는 위상-사인 변환기를 설계 및 제작한다. 이를 사용함으로써 67.5%의 ROM 사이즈를 감소시킬 수 있고 ROM의 크기를 줄여 전력 소모를 줄일 수 있을 뿐만 아니라 고속의 직접 디지털 주파수 합성기를 설계 및 제작할 수 있다.

• 한국전자파학회논문지
• /
• 제25권6호
• /
• pp.671-678
• /
• 2014

본 논문에서는 전압 제어 발진기의 비선형 영향에 의한 문제점을 개선한 FMCW 신호 생성 구조를 제안한다. 단순히 전압 제어 발진기(voltage controlled oscillator)의 튜닝 전압(tunning voltage)을 스위프(sweep)하여 FMCW(Frequency Modulated Continuous Wave) 신호를 생성하는 방식의 경우에는 전압 제어 발진기 자체의 비선형 영향으로 인해 센서에서 검출하고자 하는 비트 주파수(beat frequency)에 변동(drift)이 발생하게 되어 그로부터 추출된 정보의 정확도가 저하되거나, 잘못 해석될 수 있는 오류를 갖게 된다. 이러한 비선형 영향을 배제하기 위해 본 연구에서는 직접 주파수 합성기(direct digital synthesizer)와 위상 동기 루프(phase locked loop)를 포함한 하이브리드 방식의 신호 생성 방안을 적용하여 고선형성을 갖는 FMCW 신호를 생성하였고, 제작 후 시험을 통해 FMCW 센서에서 검출한 비트 주파수가 매우 정확함을 검증하였다.

• 한국항공우주학회지
• /
• 제48권1호
• /
• pp.73-79
• /
• 2020

본 논문에서는 고성능 레이다를 위한 저잡음, 고안정 성능을 보유한 새로운 구조의 주파수합성기를 설계 및 제작 하였다. 날로 발전하는 스텔스 기능과 고해상도의 SAR 영상을 확보하기 위해서는 높은 주파수 순도와 초저잡음 특성이 요구되고 있으며, 이를 만족하기 위하여 본 연구에서는 DAS, DDS의 장점을 합성한 새로운 하이브리드 주파수합성기를 개발하였으며, 시험을 통하여 그 성능을 확인하였다. 개발된 주파수 합성기는 X대역에서 10% 이상의 운용대역폭을 보유하고 있으며, 1usec 이하의 빠른 주파수변환속도를 보유하고 있다. 또한, X대역 주파수에서 10kHz 옵셋 주파수에서 -136dBc/Hz의 우수한 위상잡음을 보유하고 있다. 이는 기존 X대역 레이다용 주파수합성기보다 10dB 이상 개선된 성능이다. 또한, 개발된 하이브리드 주파수합성기에서 생성되는 주파수를 이용하여 L대역과 C대역에서도 활용이 가능하며, 추후 국내 AESA 레이다뿐만 아니라 고해상도 SAR레이다 그리고 고성능 지상레이다에 적용하여 성능개선이 가능하다.

• 한국전자파학회논문지
• /
• 제14권8호
• /
• pp.809-815
• /
• 2003

OFDM/FH 시스템 등 고속 호핑을 요구하는 통신 시스템에서는 빠른 스위칭 속도와 낮은 위상잡음을 갖는 주파수 합성기가 필요하다. 본 논문에서는 기존의 PLL 주파수 합성기와 DH-PLL 주파수 합성기의 위상잡음과 스위칭 속도를 비교하고, OFDM/FH 시스템에 미치는 영향을 분석하였다. DH-PLL 주파수 합성기는 기존의 PLL 주파수 합성기에 비해 회로의 복잡도와 많은 전력 소모를 갖지만, 빠른 스위칭 속도를 갖고 있다. 일정한 루프필터 대역 하에서 위상잡음과 스위칭 속도가 반비례 관계를 갖고 있는 기존의 PLL 주파수 합성기와는 달리 DH-PLL 주파수 합성기는 매우 빠른 스위칭 속도와 낮은 위상잡음을 동시에 얻을 수 있다. 결과적으로 동일한 호핑 속도 요구를 만족해야 하는 경우 DH-PLL 주파수 합성기는 기존의 PLL 주파수 합성기보다 더 빠른 스위칭 속도와 더 적은 SNS손실을 얻을 수 있어 OFDM/FH 시스템 성능을 향상시킬 수 있다.