• 한국정밀공학회지
• /
• 제23권8호
• /
• pp.64-71
• /
• 2006

In this paper, a uniform speed controller for an ultrasonic rotary motor is developed using the phase-difference method. The phase difference method uses traveling waves to drive the ultrasonic motor. The traveling waves are obtained by adding two standing waves that have a different phase to each other. A compact phase-difference driver system is designed and integrated by combining VCO(Voltage Controlled Oscillator) and phase shifter. Theoretically the relationship between the phase difference in time and the rotational speed of the ultrasonic motor is sine function, which is verified by experiments. Then a series of experiments under various loading conditions are conducted to characterize the motor's performance that is the relationship between the speed and torque. Proportional-integral control is adopted for the uniform speed control. The proportional control unit calculates the compensating phase-difference using the rotating speed which is measured by an encoder and fed back. Integral control is used to eliminate steady-state errors. Differential control for reducing overshoot is not used since the response of ultrasonic motor is prompt due to its low inertia and friction-driving characteristics. The developed controller demonstrates reasonable performance overcoming disturbing torque and the changes in material properties due to continuous usage.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.19-24
• /
• 2007

최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

• 전자공학회논문지SC
• /
• 제47권2호
• /
• pp.25-34
• /
• 2010

본 논문에서는 주파수 배가 방법을 사용한 초고속 전압 제어 링 발진기를 제안하였다. 제안한 전압 제어 발진기는 TSMC 0.18um 1.8V CMOS 공정을 사용하여 설계하였다. 제안한 주파수 배가 방법은 한 주기 안에서 $90^{\circ}$의 위상차를 가지는 4개의 신호를 AND-OR 연산하여 기본 신호의 두 배 주파수를 가지는 신호를 얻어내는 방법이다. 제안한 발진기는 차동 4단 링 발진기와 NAND 게이트를 사용하여 구성하였다. 전압 제어 링 발진기는 완전 차동 형태로 설계하여 정확하게 $90^{\circ}$의 위상차를 가지는 4개의 신호를 얻을 수 있었으며 공통 모드 잡음에 대해 우수한 잡음 성능을 가지게 되었다. 주파수 배가회로는 AND나 OR 게이트에 비해 집적도가 뛰어난 NAND 게이트를 사용하여 AND-OR 연산을 구현하였다. 설계된 전압 제어 링 발진기는 컨트롤 전압에 따라 3.72GHz에서 8GHz의 출력 주파수를 가지며 4GHz에서 4.7mW의 소비 전력과 1MHz 오프셋 주파수에서 -86.79dBc/Hz의 위상잡음 성능을 가짐을 검증하였다. 기존의 고속 전압 제어 링 발진기와의 비교에서도 모든 면에서 가장 뛰어난 성능을 보였고 저렴한 고속 주파수 합성기와 위상 고정 루프 등에 응용될 수 있음을 보였다.

• 한국전자파학회논문지
• /
• 제19권3호
• /
• pp.384-390
• /
• 2008

본 논문에서는 TSMC 0.18 um CMOS 공정을 사용하여 UWB Chaotic-OOK(On-Off Keying) 통신을 위한 송신기를 설계하였다. 송신기는 Quasi-chaotic 신호 발생기, OOK 변조기, 구동 증폭기로 구성되어 있다. 일반적으로 아날로그 피드백을 사용하는 chaotic 신호 발생기는 공정 변화에 대한 취약점이 있어 이를 개선하기 위하여 디지털 피드백 구조의 Quasi-chaotic 신호 발생기를 사용하였다 또한, OOK 변조를 위해 T형 구조의 변조기와 단일 출력 신호를 얻기 위한 차동 입력 단일 출력 구동 증폭기를 설계하였다. 측정 결과, 요구되는 spectrum mask를 만족시키는 출력을 얻었으며, 데이터 20 Kbps, 200 Kbps, 2 Mbps, 10 Mbps에 따른 OOK 변조 테스트를 통해 출력 신호를 확인하여 UWB chaotic-OOk 송신기로 사용 가능함을 확인하였다.