• 한국통신학회논문지
• /
• 제30권3B호
• /
• pp.95-104
• /
• 2005

다이어그램은 직관성과 간결성을 갖는 장점이 있어 현재의 컴퓨팅 환경에서 많은 분야에 널리 사용되고 있다. 하지만 다이어그램 작성에 대한 표준화된 방법의 부재(不在)로 소프트웨어 상호간의 자료공유가 어렵고 다이어그램 컴포넌트와 규칙을 직접 프로그래밍 해야 하기 때문에 많은 시간과 노력을 필요로 한다. 이러한 문제점을 해결하고자 본 논문에서는 표준화된 문서규약인 XML을 이용해 다이어그램 컴포넌트의 형태와 행위를 정의하는 방법, 다이어그램의 규칙과 의미를 기술하는 방법에 대해 제안하고 제안한 XML 문서가 실행될 수 있는 다이어그램 시스템의 설계 및 구현에 관하여 논의한다. 본 다이어그램 시스템에서는 DML 그래픽 편집기를 제공하여 WYSWYG 방식으로 다이어그램 컴포넌트를 정의하고 자동으로 DML 문서를 생성할 수 있도록 함으로써 더욱 효율적으로 새로운 다이어그램을 개발할 수 있도록 하였다. 뿐만 아니라 DTD를 이용해 다이어그램에 대한 문법을 정의함으로써 문서의 구조를 정의하는 DTD에 대한 의미적 일관성을 유지하였으며 Semantic Definition XML을 이용하여 의미를 기술할 수 있도록 하였다. 또한 다이어그램 시스템에서 다이어그램 문장에 대한 문법검사와 의미실행의 방법은 VPL(Visual Programming Language)의 여러 개념들을 이용하였다.

• 중소기업융합학회논문지
• /
• 제1권1호
• /
• pp.75-83
• /
• 2011

Unified Modeling Language (UML)는 산업계에서 소프트웨어 설계 표준 언어로서 인정되고 있으며 특히 UML State Machine Diagram은 클래스의 동적인 행위(behavior)를 묘사하는데 많이 사용되고 있다. 이 논문은 UML State Machine Diagram을를 이용하여 시스템의 데드락 (deadlock)을 찾는 방법에 대해서 논한다. 보통 State Machine Diagram는 개별의 클래스의 행위를 나타내는 데 사용되므로 시스템 범위의 행위를 알고 싶으면 시스템에 있는 클래스들 중 관심 있는 클래스들의 State Machine Diagram을 합하여 시스템의 행위를 나타낼 수 있는 State Machine Diagram이 필요하여진다. 일반적으로 이러한 시스템 수준의 State Machine Diagram은 매우 복잡하고 실제로는 타당하지 않은 State나 Transition들을 포함하게 된다. 실제 시스템의 행위를 나타내기 위해서 synchronization과 externalization을 적용하여 State Machine Diagram을 유효한 수준으로 줄이는 것이 필요하다. 이렇게 만들어진 State Machine Diagram은 시스템의 행위를 나타내는데 사용될 수 있으며 통상의 모델 체킹 방법이 적용될 수 있다. 이 논문은 데드락 탐지를 하는 방법을 간단한 예제를 통해서 보여준다. 모든 과정은 툴에서 자동으로 지원되며 필요한 알고리즘도 같이 설명된다.

• 정보처리학회논문지D
• /
• 제12D권3호
• /
• pp.447-454
• /
• 2005

XML 문서와 관련된 기존의 다이어그램 시스템은 대부분 특정한 목적으로 이용할 수 있도록 작성되어 있다. 또한 다이어그램 컴포넌트가 정의되어 있지 않기 때문에 자동적으로 DML 문서를 생성하기가 어렵다. 본 논문에서는 XML 문서가 실행될 수 있는 다이어그램 시스템을 설계하고 구현한다. 다이어그램 시스템은 위지웍(WYSIWYG) 개념을 이용하여 다이어그램 컴포넌트를 정의하며, 자동적으로 DML 문서를 생성할 수 있도록 설계되었다. 따라서 더욱 효율적으로 새로운 다이어그램을 개발할 수 있으며, DTD를 이용해 다이어그램에 대한 문법을 정의함으로써 XML DTD에 대한 의미적 일관성을 유지하였다. 또한 본 시스템은 다이어그램 문장에 대한 문법검사와 의미실행을 위하여 VPL(Visual programming Language) 개념을 이용하였다. 본 시스템을 활용하면, DML 문서를 쉽게 생성할 수 있고, XML DTD 기반의 문법검사와 의미실행을 할 수 있다.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2001년도 추계학술대회논문집 II
• /
• pp.967-971
• /
• 2001

The frequency characteristics of the optical pickup are investigated indirectly from the bode diagram of the open loop system and the actuator. However, there is necessity of acquiring the optical pickup bode diagram in a view of the differences in the frequency characteristics. One of the differences is that bode diagrams of the optical pickup are differ to that of the actuator and the other is that bode diagrams of the open loop system include controller, gains and filters. So this paper presents the method acquiring the optical pickup bode diagram. In addition, usefulness of the optical pickup bode diagram was demonstrated by being applied to the optical pickup design. The reason of reducing the development period and acquiring the frequency characteristics of the optical system, the optical pickup bode diagram has many merits in the optical pickup design before acquiring the stable bode diagram of the open loop system.

• 한국정보처리학회논문지
• /
• 제6권5호
• /
• pp.1272-1279
• /
• 1999

This paper suggests system development method with extended user participation. Context diagram, event diagram, information diagram, management diagram and interface STD are staple products. This method introduces interface STD, management diagram and context diagram with administrator as relator. We adapted to research business of professor and ATM(Automatic Teller machine), when it can be adaptable to business-oriented system.

• 한국시뮬레이션학회논문지
• /
• 제22권4호
• /
• pp.109-118
• /
• 2013

전통적으로 신뢰도 분석에 사용되는 Fault Tree Analysis의 경우 관련 분야의 전문가가 필요하고 작성자의 판단에 따라 신뢰도 분석 결과가 달라진다. 반면, Reliability Block Diagram의 경우 시스템 구성도나 Process Flow Diagram (PFD), Piping and Instrument Diagram (P&ID)을 기반으로 하기에 작성에 필요한 비용과 시간이 절감되는 장점이 있다. 본 논문에서는 Dynamic Reliability Block Diagram과 이산 사건 시뮬레이션에 널리 사용되는 DEVS 형식론을 이용하는 신뢰도 분석 방법을 제안한다. 또한 시스템 모델링 방법론 중 하나인 System Entity Structure/Model Base의 개념을 도입함으로써 다양한 설계 대안에 대한 신뢰도 분석 모델을 자동으로 생성할 수 있도록 하였다. 그리고 Reliability Block Diagram을 이용한 신뢰도 분석 시 오래 소요되는 계산 시간을 단축시키기 위해 GPU 가속 기술을 신뢰도 분석 시뮬레이션에 접목하였다.

• 전기학회논문지
• /
• 제59권5호
• /
• pp.854-859
• /
• 2010

Distribution Automation System(DAS) is designed to improve operational efficiency by acquisition and control of remote data using its components such as central computation units, communication network and feeder remote terminal units. A conventional human machine interface of the DAS adopts a schematic diagram which is made by drawing power equipments on the geographic information system map. The single line diagram is more useful than the schematic diagram for the main tasks of distribution system operation such as protective relay coordination, service restoration and loss minimization. Since the configuration of the distribution line is changed according to the relocation of the open tie switches, the auto-drawing algorithm based on the connection between the sections and the switches is an essential technique. This paper proposes a new auto-drawing algorithm for a single line diagram of distribution systems based on tertiary tree and collision avoidance method. The feasibility of the proposed algorithm has been testified for various cases using practical distribution system with 12 feeders.

• 정보처리학회논문지D
• /
• 제17D권4호
• /
• pp.283-296
• /
• 2010

Timing diagram은 시스템의 사양을 작성하는 도구로 많이 사용되고 있으나, Timing diagram을 이용하여 테스트 케이스를 생성하는 연구는 존재하지 않는다. 이와 같은 문제를 해결하기 위해 본 연구에서는 Timing diagram 으로부터 테스트 케이스를 생성하기 위해 다음과 같은 과정을 거쳤다. 1) Timing diagram을 형식적으로 기술하였다. 2) 정의된 Timing diagram의 의미로부터 이와 동치 관계에 있는 Stateflow 모델로 변환하는 방법을 기술하였다. 3) 변환된 Stateflow 모델에 대해 Simulink의 플러그 인 되어 있는 도구인 SDV를 사용하여 테스트 케이스를 생성했다. 이 접근 방법이 유용함을 보이기 위해서 도난 경보 모델과 임의의 Timing diagram모델들을 대상으로 실험을 수행하였다. 실험에서 Timing diagram 모델들로부터 Stateflow모델들로 변환하고 이를 SDV를 사용하여 테스트 케이스를 생성하였으며 그 결과에 대해 분석하였다. 이 연구를 통해 얻을 수 있는 결론은 Timing diagram이 더 이상 사양서를 작성하는 도구로만 사용되는 것이 아니라 모델 기반의 테스트 케이스를 생성하고자 하는 경우에도 유용한 도구가 된다는 점이다.

• 한국CDE학회논문집
• /
• 제14권5호
• /
• pp.306-313
• /
• 2009

This paper presents the unique formation process of a volumetric space with the digital algorithm developed for Voronoi diagram in order to generate an effective parametric architectural form. By applying systematic parameters of architectural conditions within digital parametric tools, the interactions among sub-spaces developed by Voronoi diagram are enhanced by manipulating the spatial structures. In this paper, we discuss how the parametric distributing and zoning geometrical system can support designers in developing a free-formed space, and research on how this system creates a 3D volumetric space. With the in-depth research on the system and structure of Voronoi diagram, the approaches to the application of Voronoi diagram into architectural form generation are clarified to be an effective, creative and successful digital tool. The result of the application of the Voronoi diagram improves the design quality with systematic language in the sense that the sub-regions are created and controlled under the systematic and balanced hierarchy having dynamic relationships among each others with the restoration of the equilibrium of forces and tensions. This 3-dimensional Voronoi diagram provides another means for designers to solve architectural issues and to reinforce their design concepts.

• 한국통신학회논문지
• /
• 제35권12B호
• /
• pp.1227-1235
• /
• 2010

Stateflow는 임베디드 시스템을 모델링 하는 유용한 도구로 산업 현장에서 많이 사용되고 있다. 하지만 Stateflow는 연속적인 동작이나 시간에 따른 시스템의 행동을 표현하기에 불편한 점이 있다. 한편 Timing diagram은 전자공학의 하드웨어 분야에서 시스템의 동작을 표현하기 위한 도구로 널리 사용되고 있는 도구이다. 이 도구는 연속적인 동작이나 시간에 따른 시스템의 행동을 표현하기에 편리한 장점이 있다. 그러므로 본 논문에서는 시스템의 행동을 Stateflow로 모델링 할 때 기존의 불편했던 점들을 개선하기 위해서 Stateflow 도메인에서 Stateflow 표현방식과 Timing diagram 표현방식을 통합하여 모델링 하는 방법론인 $Stateflow_{TD}$를 제안하고자 한다. 본 논문은 Stateflow 모델과 Timing diagram 모델들을 통합하는 방법과 $Stateflow_{TD}$이 가지는 장점에 대해서 설명하였을 뿐만 아니라, 두 가지 예제 시스템을 사용하여 $Stateflow_{TD}$이 유용함을 보였다.