• 방송공학회논문지
• /
• 제18권6호
• /
• pp.872-883
• /
• 2013

본 논문에서는 패킷 오류가 발생하는 IP망을 통해 SVC 비디오 전송 서비스를 제공하기 위한 Exclusive-OR 기반의 FEC (forward error correction) 오류제어 시스템을 설계하고 성능을 분석한다. 설계된 시스템에서는 계산적으로 복잡도가 낮은 표준 Exclusive-OR 연산에 기반한 FEC 방법을 활용하고, SVC 비디오의 계층적 구조에 적합하도록 FEC 기법을 적용 한다. 설계된 Exclusive-OR 기반의 오류 제어 시스템의 성능을 검증하기 위하여 NIST-NET 기반의 전송 시뮬레이터를 활용한다. NIST-NET 기반의 시뮬레이터를 통한 SVC 비디오 패킷 전송 실험에 의해 설계된 Exclusive-OR 기반의 FEC 시스템의 오류 강인 전송 성능을 확인한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.175-178
• /
• 2009

H.264/AVC는 ITU-T와 ISO/IEC의 최신 동영상 압축 코덱 규격으로 MPEG-2보다 2배 이상의 압축률과 고화질로 최근 그 적용 영역을 넓혀 가고 있다. 본 논문에서는 H.264/AVC에서 압축 성능을 높이기 위해 사용된 기법중 하나인 인트라 예측에 대해 설명하고 인트라 예측 모드 연산을 효율적으로 수행하기 위한 인트라 예측기의 구조를 제안하다. 제안된 인트라 예측기는 공통 연산기와 전처리 연산기를 사용하여 연산량을 줄이고, 효율적인 레지스터를 사용하여 외부 메모리와의 접근을 최소화 하였다. 제안된 인트라 예측기는 Verilog-HDL을 이용하여 설계하였으며 적합한 테스트 벡터를 이용하여 검증 되었다. 제안된 인트라 예측기는 기존에 비해 약 60%의 향상된 결과를 얻었다.

• 대한전자공학회논문지SD
• /
• 제45권11호
• /
• pp.71-76
• /
• 2008

H.264(또는 MPEG-4/AVC pt.10) 압축 표준은 고성능 영상 압축 알고리즘으로 그 적용 범위를 넓혀 가고 있다. H.264 압축 표준의 가변길이 코드(Variable Length Code)는 데이터의 통계적 중복성의 특성을 이용하여 압축을 한다. 이러한 압축된 비트 스트림은 복호기에서 연속된 비트 스트림을 잘라내는 작업과 테이블에서 비트 스트림과 비교하는 작업을 진행하는데 순수 하드웨어 구현이 까다로운 연산부이다. 본 논문에서는 HD 영상을 실시간으로 복호 가능한 가변길이 복호기 구조를 제안한다. Exp-Golomb 복호기는 연산기로 구성되어 있으며, CAVLD는 테이블과 연산기를 혼합하여 최적화된 하드웨어로 설계하였다. 비트 스트림의 분할(parsing) 작업은 배럴 쉬프터(Barrel shifter)와 1값 감지기(First 1's detector)에서 진행되며, 이 두 유닛은 Exp-Golomb 복호기와 CAVLD가 공유하는 구조로 설계하여 불필요한 하드웨어를 제거하였다. CAVLD와 재정렬(Reorder) 유닛간의 병목현상으로 가변길이 복호기 뿐만 아니라 H.264 디코더 전체의 성능 저하가 나타나는 단점을 제거하기 위해서 CAVLD와 재정렬 유닛간 FIFO와 재정렬 유닛의 최종 출력에 메모리를 두어 병목현상을 제거하였다. 제안된 가변길이 복호기는 Verilog-HDL을 이용하여 설계하고 FPGA를 통해 검증하였다. 0.18um 표준 CMOS 공정을 사용한 합성 결과는 22,604 게이트 수이며, 동작 주파수 120MHz에서 HD 영상이 복호됨을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제47권3호
• /
• pp.22-30
• /
• 2010

본 논문은 AMC(Adaptive Modulation and Coding)와 MIMO(Multiple Input Multiple Output)를 결합하여 전송률 및 전송 신뢰도 향상을 가져오는 통신 시스템을 구현한다. 또한 Precoding과 Antenna Subset Selection을 효율적으로 적용하고 MIMO 선택 기법을 결합하여, 최종적으로 AMC와 MIMO 선택 기법이 결합된 통신 시스템을 설계하고 성능을 분석한다. 모의 실험 환경은 안테나 간 상관성이 존재하지 않는 주파수비 선택적 레일리 페이딩 채널을 고려하였으며, 확산인자는 16을 적용하였다. 그 외의 여러 모의 실험 환경은 HSDPA(High Speed Downlink Packet Access) 표준에 근거하여 구성하도록 노력하였다. 본 논문에서 제안한 "AMC와 MIMO 선택 기볍이 결합된 시스템"은 기존의 "AMC와 각 MIMO의 결합 시스템들" 보다 높은 보여주었으며, 열악한 채널 환경에서도 안정적인 전송률을 확보해 주었다. 제안된 시스템은 약 8dB에서 최대 전송률을 나타내었으며, 제안된 시스템과 동일한 최대 전송률올 갖눈 기종의 "AMC와 D-STTD $4{\times}2$ 결합 시스템"과 비교하였을 때 약 6dB 정도 먼저 최대 전송률을 나타냈다. 또한 최대 전송률에 이르기 전까지 거의 모든 SNR(Signal to Noise Ratio)서 기존의 시스템보다 약 2배 정도 높은 전송률을 보였다. 구체적으로 SNR이 2dB인 지점에서 기존의 시스템은 약 2.5Mbps의 전송률을 나타냈으며, 제안된 시스템은 그 2배가 넘는 약 6.4MBps의 전송률을 나타냈다. 또한 SNR이 2dB인 지점에서는 각각 약 7.5Mbps와 15.3Mbps의 전송률을 나타내어 역시 2배에 가까운 차이가 나는 것을 확인할 수 있었다. 제안된 시스템은 AMC 기법을 사용하는 주 목적인 전송률의 향상에 크게 기여하였으며, 특히 평균 전송률의 향상에 효과적임을 확인하였다.

• 융합신호처리학회논문지
• /
• 제16권4호
• /
• pp.175-181
• /
• 2015

본 논문은 전파천문 관측데이터 분석을 위해 소프트웨어를 이용한 디지털필터 설계방법에 대해 제안한다. 전파천문 관측시스템은 컴퓨팅 시스템의 발전과 함께 하드웨어에서 소프트웨어를 이용한 분석방법으로 넘어가는 단계이다. 기존 하드웨어로는 특정규격에 맞도록 설계 제작되었기 때문에 규격을 변경하는 것이 어렵고 제작에 많은 비용이 소요되지만, 소프트웨어는 규격 변경이 유연하고 공개 소프트웨어를 이용할 경우 저렴하게 설계할 수 있는 장점이 있다. 그러나 소프트웨어로 전파천문과 같이 많은 자료를 분석하기 위해서는 컴퓨터 시스템의 성능이 우수해야 하는 점도 있다. 본 연구에서는 한국우주전파관측망에서 운영하고 있는 관측시스템 중에서 하드웨어로 구성된 디지털필터와 같은 성능을 갖는 소프트웨어 디지털 필터 설계에 대해 제안한다. 제안 방법은 표준 C언어를 이용하여 디지털 필터를 설계하였으며, 설계한 디지털필터에 대해 GNU Octave로 시뮬레이션을 수행하여 유효성을 검토하였다. 또한 설계한 디지털필터의 고속연산을 위해 병렬연산이 가능한 SSE 라이브러리를 도입하였다. KVN 관측모드 중에 광대역 관측데이터를 대상으로 제안한 방법의 디지털 필터를 통하여 협대역 관측모드로 데이터 필터링을 수행하였다. 그 결과, 대역 내의 필터링이 설계대로 수행되었고 리플이 발생하지 않아, 제안방법이 유효함을 확인하였다.

• 방송공학회논문지
• /
• 제16권4호
• /
• pp.596-601
• /
• 2011

양안식 3차원 방송의 경우 좌우 두 시점에 해당하는 영상을 동시에 전송해야 하기 때문에 전송 대역폭의 부담이 매우 크다. 이러한 부담을 줄이기 위해 좌우 시점의 두 영상을 전송하는 대신에 좌영상과 이에 해당하는 깊이맵을 부호화하여 전송하는 방법이 있다. 이러한 3차원 방송 시스템의 수신단에서는 좌영상과 깊이맵을 복호한 뒤에 우영상을 만들어 좌우 영상을 실시간으로 출력한다. 본 논문에서는 좌영상과 깊이맵을 이용하여 가상시점 영상을 생성할 때 생기는 빈 공간을 효율적으로 채우는 기법을 제안하고, 전 과정의 실시간 처리를 위해 이를 GPU상에서 병렬로 처리되도록 구현했다. 그 결과 효과적으로 홀 채움을 수행하면서 CPU 대비 15배 이상 빠르게 양안식 영상을 생성할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.68-73
• /
• 2008

본 논문에서는 시간분할 워터마크 삽입 알고리즘을 제안하고, 동영상 압축 표준인 H.264/AVC에 적용하였다. 시간분할 워터마크 삽입 알고리즘은 워터마크를 여러 조각으로 나눈 후, 각각의 조각을 여러 프레임의 공간영역에 나눠 삽입하는 것으로, 이러한 삽입 방법을 통해 비가시성과 내성을 가지며, 동영상 인코더의 변경 없이 알고리즘 적용할 수 있는 장점이 있다. 그리고 주파영역에 워터마크를 삽입하는 기존 방법과는 달리 모든 동영상 압축 표준에 적용 가능한 장점을 가진다. 제안하는 알고리즘의 검증을 위해 워터마크 코어를 Verilog-HDL로 구현 했으며, Excalibur와 H.264/AVC 참조코드를 사용해 하드웨어 및 소프트웨어 통합검증을 수행했다. 검증결과 워터마크가 삽입된 영상과 원본 영상간의 PSNR은 60dB이상 이였으며, 양자화 파라미터 28을 가지는 H.264/AVC 인코딩에서도 워터마크가 80% 이상 유지됨을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제47권9호
• /
• pp.1-6
• /
• 2010

H.264 영상 압축 표준은 높은 압축률과 화질로 널리 이용되고 있다. H.264 복호기는 일반적으로 마크로블록 또는 $4{\times}4$ 하위 블록 단위로 파이프라인을 적용하여 동작한다. 이러한 파이프라인 한 단의 주기는 보통 최악의 상황에서도 동작을 보장하도록 결정되어 높은 전송 대역폭과 고성능 연산기를 요구하고 연산기가 일을 하지 않고 쉬는 사이클이 많아지는 결과를 초래한다. 본 논문에서는 이러한 연산기의 쉬는 사이클을 줄이고 데이터 전송 대역폭과 연산기 성능 요구 조건을 완화시킬 수 있는 적응적 파이프라인 구조를 채택한 효율적인 영상 복호기 구조를 제안한다. 제안한 구조에서는 파라미터와 계수는 핸드셰이킹 방식으로 전용 신호선을 통해 전달되고 복호된 영상 데이터는 AMBA AHB 네트워크를 통해 메모리에 저장하거나 읽어 온다. 각 블록의 복호 처리 시간은 영상의 특성에 따라 가변적으로 변하고 각 연산기는 데이터가 준비되면 언제든지 동작을 할 수 있다. 제안한 구조에 따라 H.264 복호기를 설계하였고 FPGA를 이용하여 동작을 검증하였다.

• 한국정보통신학회논문지
• /
• 제17권4호
• /
• pp.953-958
• /
• 2013

본 논문에서는 고성능 HEVC 복호기를 위한 효율적인 $32{\times}32$ 역변환기 하드웨어 구조를 제안한다. HEVC는 4k, 8k 이미지와 같이 기존의 이미지코덱에 비해 훨씬 더 큰 크기의 이미지를 처리할 수 있는 새로운 영상 압축 표준이다. 큰 이미지의 데이터를 효과적으로 처리하기 위해 다양한 새 블록 구조를 채택하였으며, 이 블록들은 $4{\times}4$, $8{\times}8$, $16{\times}16$, $32{\times}32$으로 구성되었다. 이 논문에서는 $32{\times}32$ 역변환기의 효과적인 구조를 제안하며, 역변환기의 구조는 $32{\times}32$ 행렬을 $16{\times}16$ 행렬로 재구성하고 쉬프트와 덧셈기로 구성된 곱셈기를 사용하여 연산을 단순화 하였으며 멀티 사이클 패스를 구현하여 낮은 주파수에서도 동작이 가능하도록 설계하였다. 또한 HEVC 코덱의 다양한 크기의 변환이나 순방향 변환 블록에 쉽게 적용할 수 있다.

• 전자공학회논문지
• /
• 제50권5호
• /
• pp.112-120
• /
• 2013

본 연구에서는 UHD($3840{\times}2160$)영상을 실시간 처리하는 고성능 H.264/AVC CAVLC 부호화기를 설계하였다. 연산처리 성능을 높이기 위해 통계값 탐색 과정과 코드워드 부호화 과정을 각각 1사이클에 처리하도록 설계하였다. 통계값 탐색과정을 1사이클에 처리하기 위해 16개 계수들의 '0' 또는 '0'이 아님을 표시하는 비트열을 만들어 산술 및 논리연산을 통해 통계값을 한 번에 구하였다. 그리고 코드워드 부호화 과정을 1사이클에 처리하기 위해 레벨의 코드워드 길이를 결정하는 계수들과 임계값들과의 비교 연산을 동시에 처리함으로써 코드워드 부호화 과정의 재귀적 연산을 제거하였다. 제안하는 H.264/AVC 병렬 CAVLC 부호화기는 통계값 탐색 단계과 코드워드 부호화 단계로 나뉘는 2단 파이프라인 구조로 고속 병렬 연산 회로를 구현하였으며, 산술 연산을 적용하여 코드워드 부호화 테이블을 회로의 크기를 줄이고자 하였다. 0.13um 공정에서 시뮬레이션한 결과, 게이트 수는 33.4Kgates이며, 최대동작주파수 100MHz에서 UD 영상을 초당 100프레임으로 실시간 처리가 가능하다.