• 제목/요약/키워드: Demultiplexer

검색결과 69건 처리시간 0.033초

이동 로보트 경로상의 장애물 검지를 위한 SRF (Sonic Range Finder) Array에 관한 연구 (A study on the SRF array to detect the obstacles of the mobile robot's path)

  • 윤영배;이상민;홍승홍
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1987년도 한국자동제어학술회의논문집; 한국과학기술대학, 충남; 16-17 Oct. 1987
    • /
    • pp.87-90
    • /
    • 1987
  • This paper gives the Sonic Range Finder(SRF) Array which detects the unknown obstacles on the mobile robot's path. This SRF Array gives mobile robot's circumstance information wider, processes and transfers them to the locomotion module to construct the modify path. In this system, 8 pairs of the 40 KHz ultrasonic sensors constitute the SRF Array, including a pair of reference sensors to correct the errors, 4051 analog multiplexer and demultiplexer swtch the sensor with time and 8031-on chip micro computer controls processes the data and communication the others.

  • PDF

스위칭 네트워크와 디지털 접선 장치에서의 CMOS 게이트 어레이 IC 적용 (An Application of CMOS Gate Array Integrated Circuits to Switching Network and Digital Line Concentrator)

  • 박항구;박권철;조용현
    • 대한전자공학회논문지
    • /
    • 제24권4호
    • /
    • pp.652-657
    • /
    • 1987
  • This paper describes an application of CMOS Gate Array Integrated Cricuits to the implementation of three functional units: A Multiplexer, Time Switch, and Demultiplexer in the Switching Network and Digital Line Concentrator of TDX-1 system, which is a fully digital time division electronic switching system in Korea. The application of CMOS Gate Array Integrated Circuits significantly improves the overall system performance in terms of power consumption, cost, size, reliability, and timing margin, etc.

  • PDF

FBG를 이용한 DWDM용 광 Add-Drop 다중화기에 관한 연구 (The Optical Add-Drop Multiplexer for DWDM Using Fiber Bragg Grating)

  • 손용환;신희성;허주옥;장우순;정진호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
    • /
    • pp.237-240
    • /
    • 2001
  • Dense Wavelength division multiplexing(DWDM) lightwave system requires multiplexer, demultiplexer and optical filter. In this paper, thus, we propose the Add-Drop Mux/Demux based on a Mach-Zehnder interferometer(MZI) with fiber Bragg grating(FBG). The Add-Drop Mux/Demux using FBG and MZI is able to minimize system and reduce weight. We also analyze output characteristics of Add-Drop Mux/Demux and present the optimum design data through the computer simulation.

  • PDF

포토폴리머 부피형 회절격자를 이용한 홀로그래픽 역다중화기의 가우시안 아포다이징 (Gaussian apodization technique in holographic demultiplexer based on photopolymer volume grating)

  • Duc-Dung Do;An Jun Won;Kim Nam;Lee Gwon Yeon
    • 한국광학회:학술대회논문집
    • /
    • 한국광학회 2003년도 제14회 정기총회 및 03년 동계학술발표회
    • /
    • pp.246-247
    • /
    • 2003
  • In recent years, soaring traffic volumes over optical communications networks lead to the rapid advances in information communications equipments. In backbone communications networks, there has been an advance in high-density transmission through DWDM, which can simultaneously transmit numerous signals with different wavelengths. When the channel spacing is narrower, the cross-talk between channels an important parameter that guarantees to the high performance of a whole system, becomes critical. (omitted)

  • PDF

고속 통신용 CMOS 4.5 Gb/s 인터페이스 회로 구현 (Implementation of CMOS 4.5 Gb/s interface circuit for High Speed Communication)

  • 김태상;김정범
    • 전기전자학회논문지
    • /
    • 제10권2호통권19호
    • /
    • pp.128-133
    • /
    • 2006
  • 본 논문에서는 고속 통신용 인터페이스 회로를 RMVL(redundant multi-valued logic)을 이용하여 CMOS 회로로 설계하였다 설계한 1:4 디멀티플렉서 (demuitiplexer, serial-parallel convertor)는 직렬 데이터를 병렬 redundant 다치 데이터로 변환하는 부호화 회로와 redundant 다치 데이터를 병렬 이진 데이터로 변환하는 복호화 회로로 구성된다. 이 회로는 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, 기존의 이진 논리회로보다 고속 동작을 한다. 이 회로는 3.3V의 공급전원에서 4.5Gb/s 이상의 동작속도와 53mW의 전력소모를 가지며, 동작속도는 0.35um 공정이 가지는 최대 주파수에 의해 제한된다. 설계한 회로가 높은 동작 주파수를 가지는 미세공정상에서 사용될 경우 100b/s 이상의 고속 통신용 인터페이스 구현이 가능하다.

  • PDF

PON구조의 광가입자망에서 상/하향전송 구현 (A realization of up/down-stream transmission on an optical subscriber network with the PON structure)

  • 김효중;이찬구;강성수;이만섭
    • 한국통신학회논문지
    • /
    • 제21권3호
    • /
    • pp.795-806
    • /
    • 1996
  • PON구조의 광가입자망에서 하나의 광스플릿터 노드(Optical Splitter Node)를 통하여 3 가입자의 패킷데이타를 광송수신하는 구조를 제안하고 이를 구현하였다. PON구조를 사용하기 위해 필요한 기능인 하향신호의 155.52Mb/s 나중/역나중화부, 상향신호의 25.92Mb/s 다중/역다중화부, 프레임 동기화부 및 클럭/데이터의 위상정렬부 등을 모두 2개의 CMOS IC에 통합하였다. 상향신호전송을 위하여 TDMA기술을 제시하였고, 상향의 버스트(Burst)신호를 광전송할 때 광송수신기의 APC, AGC 기능에 의한 전송성능의 열화가 관찰되었다. 이를 보완하여 광송신기의 출력이 -17dBm이고 광수신기의 감도가 -34dBm인 광송수신기를 사용하여 SWAN의 PON구조에 요구되는 최소 11.2dB의 Link Budget을 만족시키기에 충분한 17dB의 Link budget을 확보하였다.

  • PDF

고해상도 저전력 SAR ADC의 면적 최적화를 위한 타이밍 레지스터 구조 설계 (Design of Timing Register Structure for Area Optimization of High Resolution and Low Power SAR ADC)

  • 민경직;김주성;조후현;부영건;허정;이강윤
    • 대한전자공학회논문지SD
    • /
    • 제47권8호
    • /
    • pp.47-55
    • /
    • 2010
  • 본 논문에서는 고해상도 저전력 SAR 타입 ADC(아날로그 디지털 변환기)의 면적을 획기적으로 줄이기 위해서 역 다중화기 (Demultiplexer)와 카운터 (Counter)를 이용하는 타이밍 레지스터 (Timing register) 구조를 제안하였다. 전통적으로 사용되는 쉬프트 레지스터에 기반을 둔 타이밍 레지스터 구조는 해상도가 증가될수록 면적이 급격하게 증가하고, 또한 잡음의 원인이 되는 디지털 소비 전력도 증가되는 반면, 제안하는 구조는 해상도 증가에 따른 에러 보정 회로의 면적과 소비 전력 증가를 줄일 수 있다. 0.18 um CMOS 공정을 이용하여 제작하였으며, 제안한 타이밍 레지스터 구조를 이용하여, 기존 구조 대비 5.4배의 면적 감소와 디지털 전력 최소화의 효과를 얻을 수 있었다. 설계한 12 비트 SAR ADC는 11 비트의 유효 비트 (ENOB), 2 mW (기준전압 생성 블록 포함)의 소비전력과 1 MSPS의 변환 속도를 보였으며, 레이아웃 면적은 $1mm{\times}1mm$ 이었다.

TOAD를 이용한 40 Gbit/s OPLL Clock Recovery 시스템에 대한 연구 (Theoretical and experimental study on ultrahigh-speed clock recovery system with optical phase lock loop using TOAD)

  • 기호진;전영민;변영태;우덕하
    • 한국광학회지
    • /
    • 제16권1호
    • /
    • pp.21-26
    • /
    • 2005
  • 40 Gbit/s 광 시분할 신호(OTDM:optical time-division-multiplexed)로부터 클럭 재생된 10 GHz 신호를 얻기 위해 고조모드잠금된 광섬유 레이저와 TOAD(Terahertz Optical Asymmetric Demultiplexer)를 이용하여 광 위상 동기 회로를 구성하였다. 입력된 40Gbit/s 광 신호 펄스로부터 TOAD를 통과한 펄스의 위상 정보를 이용하여 10 GHz로 위상 동기된 신호를 추출하였다. 추출된 10GHz RF 신호와 주변의 잡음 신호의 비는 40 dB 이상으로 측정되었다. 또한 TOAD에서 위상 정보 추출 과정에 대한 시뮬레이션을 수행하였다. 위상 동기 주파수의 작동범위는 입력 광 펄스의 기본 주파수를 중심으로 10 kHz 이내에서 측정되었다.

넌블럭킹 $Multi-Log_2N$다중 접속망 : 이론적 특성 및 광 교환시스템을 위한 설계예 (A Nonblocking $Multi-Log_2N$ Multiconnection Network : Theoretical Characterization and Design Example for a Photonic Switching System)

  • Yeong Hwan TSCHA;Kyoon Ha LEE
    • 한국통신학회논문지
    • /
    • 제16권7호
    • /
    • pp.680-695
    • /
    • 1991
  • 본 논문에서는 부가적인 단들을 갖는 경우와 갖지않는 경우의 자체 부팅이 가능한 단일 망이 넌 블럭킹 $Multi-Log_2N$ 다중 접속망이 되기 위해 몇 개가 필요한가에 관한 조건들을 제시한다. 얻어진 조건들은 일대일 접속 또는 다중 접속 망에 관계없이 적용됨을 증명하여 다중 접속망에 관한 조건을 구하는 미 해결 문제들(Open problems)을 해결한다. 특히 얻어진 조건 중에는 Benes망과 Cantor 망을 각각 특정한 경우로 포함하는 흥미있는 결과가 제시된다. 그리고 종래의 광 교환 시스템 구조에서 문제가 되었던 중앙 집중형 호 분배 제어를 해결하는 분산화된 호(Call) 분배 알고리즘을 제시하고디렉셔널 커플러(Directional coupler)를 사용한 새로운 광교환 시스템의 구조를 제시한다. 특히 실제 교환망의 갯수가 넌 플럭킹 $Multi-Log_2N$ 망이 되기 위해 필요한 수보다 적을 경우에 각각의 호가 블럭킹을 유발하지 않는 상황에서 교환되도록 하는 디렉셔널 커플러를 이용한 디멀티플래셔(Demultiplexer)를 제시한다.

  • PDF

완전 광 패킷 스위칭 시스템 : 클럭 추출 핵심 기술 (All-optical packet switching system : clock extraction as a key technology)

  • 이혁재;원용협
    • 대한전자공학회논문지TC
    • /
    • 제40권10호
    • /
    • pp.79-88
    • /
    • 2003
  • 링 구조형 광통신망에 적합한 완전 광 패킷 스위칭 시스템을 실험적으로 검증한다. 실험적 검증을 위해, 비디오 신호는 헤더와 페이로드로 구성된 광 패킷에 실리고, 완전 광 패킷 스위칭 노드에 전달된다. 전달된 광 패킷은 여러가지 완전 광 프로세서에 의해 처리되는데, 그들은 완전 팡 헤더 처리기, 패킷-레벨 클럭 추출기, 비트-레벨 클럭 추출기, 데이타 형태 변환기 등으로 구성되어 있다.