• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.37.2-37.2
• /
• 2009

다이렉트 프린팅 방식에 대한 수요가 높아지면서 마이크로 노즐에 대한 수요도 높아지고 있다. 마이크로 노즐은 Nano particle deposition system (NPDS)에서 가장 중요한 부분으로 금속이나 세라믹 분말을 음속으로 가속시키는 역할을 한다. 또한 마이크로 노즐은 마이크로 스페이스 셔틀과 주사바늘이 없는 약물 주사 시스템 등의 많은 분야에서 사용 가능하다. 이러한 마이크로 노즐은 대부분 기계적 절삭법을 이용하여 알루미늄으로 만들어져왔다. 하지만 알루미늄으로 만들어진 마이크로 노즐은 경도가 낮아 세라믹 나노 입자를 적층하는 것에 적절치 못하며 사용가능한 수명이 짧다는 단점을 가지고 있다. 또한 가장 큰 단점으로 노즐목을 1mm이하로 제작하는 것이 어렵다는 것이다. 따라서 본 연구에서는 Si wafer를 Deep RIE 방식을 이용하여 3차원적으로 제작하였다. Deep RIE 방식 중 BOSCH process를 이용하였다. 이렇게 만들어진 마이크로 노즐은 다이렉트 프린팅 방식중 하나인 NPDS에 적용하였다. Si wafer로 만들어진 마이크로 노즐이 적용된 NPDS를 이용하여 graphite 분말을 가속하여 적층 실험을 실시하였다 이와 함께 전산 유체 역학(CFD)를 이용하여 마이크로 노즐일 이용한 초음속 가속 가능 여부를 판단하였다. 전산 유체 역학은 유한 요소법을 이용하여 유체의 거동을 시뮬레이션을 통하여 예측하는 것으로 마이크로 노즐 내에서 유체의 흐름을 예상할 수 있다. 실제 실험의 결과와 전산 유체 역학을 이용한 시뮬레이션 결과dml 비교 분석을 실시하였다.

• 한국진공학회지
• /
• 제13권1호
• /
• pp.34-38
• /
• 2004

핫엠보싱 기술을 이용하여 고분자 광도파로를 제작하기 위해서는 핫엠보싱 마스터가 필수적이며, 본 연구에서는 deep-RIE 공정에 의해 실리콘 마스터를 제작하였다. 광도파로의 광손실과 직접 연관이 있는 실리콘 마스터의 측면 거칠기를 최소화하기 위해 deep-RIE 공정 수행 후, 온도 $1050^{\circ}C$에서 $H_2/O_2$ 분위기하에 산화층을 각각 400$\AA$, 1000$\AA$, 3000$\AA$, 4500$\AA$, 5600$\AA$ 및 6200$\AA$ 두께로 형성하였으며, 곧바로 $NH_4$F:HF=6:1 BOE를 사용하여 산화층을 제거하였다. 제작된 마스터의 측면 거칠기를 SPM-AFM을 이용하여 측정하였으며, 측면 거칠기가 scallop 부분의 경우, 산화층 형성과 제거 후, 12nm (RMS)에서 최소 약 6nm (RMS)로 개선되었으며, vertical striation부분은 162nm (RMS)에서 최소 39m (RMS)로 개선됨을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제14권1호
• /
• pp.1-5
• /
• 2001

STI(shallow trench isolation)-CMP(chemical mechanical polishing) process have been substituted for LOCOS(local oxidation of silicon) process to obtain global planarization in the below sub-0.5㎛ technology. However TI-CMP process, especially TI-CMP with RIE(reactive ion etching) etch back process, has some kinds of defect like nitride residue, torn oxide defect, etc. In this paper, we studied how to reduced torn oxide defects after STI-CMP with RIE etch back processed. Although torn oxide defects which can occur on trench area is not deep and not severe, torn oxide defects on moat area is not deep and not severe, torn oxide defects on moat area is sometimes very deep and makes the yield loss. Thus, we did test on pattern wafers which go through trench process, APECVD process, and RIE etch back process by using an IPEC 472 polisher, IC1000/SUVA4 PAD and KOH base slurry to reduce the number of torn defects and to study what is the origin of torn oxide defects.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 추계학술대회 논문집 학회본부 C
• /
• pp.723-725
• /
• 1998

STI CMP process are substituting gradually for LOCOS(Local Oxidation of Silicon) process to be available below sub-0.5um technology and to get planarized. The other hand, STI CMP process(especially STI CMP with RIE etch back process) has some kinds of defect like Nitride residue, Torn Oxide defect, etc. In this paper, we studied how to reduce Torn Oxide defects after STI CMP with RIE etch back process. Although Torn Oxide defects which occur on Oxide on Trench area is not deep and not sever, Torn oxide defects on Moat area is sometimes very deep and makes the yield loss. We did test on pattern wafers witch go through Trench process, APCVD process, and RIE etch back process by using an REC 472 polisher, IC1000/SUV A4 PAD and KOH base slurry to reduce the number of torn defects and to study what is the root causes of torn oxide defects.

• KIEE International Transactions on Electrophysics and Applications
• /
• 제4C권4호
• /
• pp.149-154
• /
• 2004

This paper presents a silicon probe tip for vertical probe card application. The silicon probe tip was fabricated using MEMS technology such as porous silicon micromachining and deep- RIE (reactive ion etching). The thickness of the silicon epitaxial layers was 5 ${\mu}{\textrm}{m}$ and 7 ${\mu}{\textrm}{m}$, respectively. The width and length were 40 ${\mu}{\textrm}{m}$ and 600 ${\mu}{\textrm}{m}$, respectively. The probe structure was a multilayered structure and was composed of Au/Ni-Cr/Si$_3$N$_4$/n-epi layers. The height of the curled probe tip was measured as a function of the annealing temperature and time. Resistance characteristics of the probe tip were measured using a touchdown test.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2002년도 제23회 학술발표회 초록집
• /
• pp.172-173
• /
• 2002

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2006년도 추계학술대회 발표 논문집
• /
• pp.198-201
• /
• 2006

In this paper, we fabricated drag force type and pressure difference type gas flow sensor with dry etching technology which used Deep RIE(reactive ion etching) and etching stop technology which used SOI(silicon-on-insulator). we fabricated four kinds of sensor, which are cantilever, paddle type, diaphragm, and diaphragm with orifice type. Both cantilever and paddle type flow sensors have similar sensitivity as 0.03mV/V kPa. Sensitivity of the fabricated diaphragm and diaphragm with orifice type sensor were relatively high as about 3.5mV/V kPa, 1.5mV/V kPa respectively.

• 반도체디스플레이기술학회지
• /
• 제7권1호
• /
• pp.1-5
• /
• 2008

In this paper, we fabricated pressure difference type gas flow sensor using only dry etching technology by ICP-RIE(inductive coupled plasma reactive ion etching). The sensor's structure consists of a common shear stress type piezoresistive pressure sensor with an orifice fabricated in the middle of the sensor diaphragm. Generally, structure like diaphragm is fabricated by wet etching technology using TMAH, but we fabricated diaphragm by only dry etching using ICP-RIE. To equalize the thickness of diaphragm we applied insulator($SiO_2$) layer of SOI(Si/$SiO_2$/Si-sub) wafer as delay layer of dry etching. Size of fabricated diaphragm is $1000{\times}1000{\times}7\;{\mu}m^3$ and overall chip $3000{\times}3000{\times}7\;{\mu}m^3$. We measured the variation of output voltage toward the change of gas pressure to analyze characteristics of the fabricated sensor. Sensitivity of fabricated sensor was relatively high as about 1.5mV/V kPa at 1kPa full-scale. Nonlinearity was below 0.5%F.S. Over-pressure range of the fabricated sensor is 100kPa or more.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.1-6
• /
• 2011

본 논문에서는 미세피치 프로브 카드 제작을 위한 S 모양의 일체형 외팔보 프로브 형성방법에 대하여 기술하였다. 마세 피치 프로브를 위하여 Deep RIE etching을 이용하여 실리콘 트렌치 안에 일체형 프로브 빔과 탑을 형성하는 방법을 사용하였고, 피라미드 팁의 형성을 위하여 KOH 및 TMAH 습식식각을 이용하였으며, 습식식각시 방향성을 가지는 실리콘 웨이퍼에서도 휘어진 형태의 프로브 빔을 형성할 수 있는 건식 식각 및 습식식각 방법을 제시하였다. 따라서 제작된 외팔보 형태의 프로브는 디렘(DRAM), 플레시 메모리 (Flash memory) 용 프로브 카드 제작에 사용될 뿐만 아니라 RF 소자용 프로브 카드, 아이씨 테스트 소켓 (IC test socket)용 프로브 탐침에도 사용 될 것이다.

• 한국정밀공학회지
• /
• 제26권12호
• /
• pp.32-40
• /
• 2009