• 제목/요약/키워드: DeMUX

검색결과 7건 처리시간 0.033초

MPEG-2 TS로부터 IP 패킷을 구성하는 역다중화기 구현 (Implementation of DEMUX Constructing IP Packet from MPEG-2 TS)

  • 이형
    • 한국콘텐츠학회논문지
    • /
    • 제10권8호
    • /
    • pp.59-65
    • /
    • 2010
  • 본 논문은 MPEG-2 Transport Stream (TS) 데이터를 인터넷 망에 전송하기 위한 하드웨어 설계를 제안한다. 제안한 설계는 1개에서 7개 내의 비디오/오디오 스트림을 IP 패킷으로 변환하는 캡슐화 모듈과 연속적인 여러 개의 TS 패킷들로부터 DSM-CC PS 패킷을 추출하여 재구성한 후 IP 패킷으로 변환하는 패킷변환 모듈로 구성된다. 그래서 출력되는 IP 패킷들을 150Mbps 이상의 처리속도를 지원한다. 제안된 모듈들은 ALTERA사의 참조디자인을 토대로 수정 보완한 후 패킷변환 모듈을 추가한 것으로써 하드웨어 기술언어인 Verilog-HDL로 설계하였으며 모의실험을 통해 기능을 검증하였다.

Polarization Insensitive CWDM Optical Demultiplexer Based on Polarization Splitter-rotator and Delayed Interferometric Optical Filter

  • Seok-Hwan Jeong;Heuk Park;Joon Ki Lee
    • Current Optics and Photonics
    • /
    • 제7권2호
    • /
    • pp.166-175
    • /
    • 2023
  • We theoretically analyze and experimentally demonstrate a polarization-diversified four-channel optical demultiplexer (DeMUX) comprising a hybrid mode conversion-type polarization splitter rotator (PSR) and delayed Mach-Zehnder interferometer optical DeMUX for use in coarse wavelength division multiplexing (CWDM)-based optical interconnect applications. The Si wire-based device fabricated by a complementary metal-oxide semiconductor-compatible process exhibited nearly the same filter spectral response irrespective of the input polarization state under the PSR. The device had an extremely low insertion loss of <1.0 dB, polarization-dependent loss of <1.0 dB, and interchannel imbalance of <0.5 dB, suppressing unwanted wavelength and polarization crosstalk from neighboring channels of <-20 dB at each peak transmission channel grid.

다중 FBG를 이용한 OADM의 특성 및 향상에 관한 연구 (Improvement of OADM Characteristics Using MZI with Cascade FBG)

  • 장우순;정진호
    • 한국전자파학회:학술대회논문집
    • /
    • 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
    • /
    • pp.131-135
    • /
    • 2003
  • WDM(Wavelength division multiplexing) light wave communication system requires MUX/DeMUX and optical filter OADM can be used to extract and add the specific wavelength channel from the transmission line. In this paper, we propose the OADM based on MZI and cascade FBG. It is able to minimize system and reduce sidelobe. So, we have considered MZI structure and 3dB coupler. Using the coupled mode theory. We also analyze out characteristics of OADM and experiment. From results obtained by experiment and computer. Simulation, the proposed OADM with cascade FBG works well. we hope that the obtained result in this paper con be used as the data to design the OADM with cascade FBG.

  • PDF

Numerical Study to Design an Optical Node for Metropolitan Networks

  • Lee, Jong-Hyung
    • International Journal of Internet, Broadcasting and Communication
    • /
    • 제11권4호
    • /
    • pp.43-48
    • /
    • 2019
  • We design a reconfigurable optical node for metropolitan WDM networks, and numerically study the capability of the node in the optical signal level. Unlike a long-haul WDM system, major limitations of metropolitan WDM systems are power loss, fiber dispersion and optical signal-to-noise ratio(OSNR) degradation due to EDFAs. Therefore, we include the behaviors of transmitter and receiver, and fiber, EDFAs, and optical filters(MUX/DeMux) in numerical simulations with varying parameters over wide range. From simulation results, we can identify the maximum span numbers for OC-48 and OC-192 to achieve $BER<10^{-12}$ using the node structure at various received powers and residual dispersions.

다차원 입체 시스템을 위한 (역)다중화기 ((De)Multiplexer for Multi-Dimensional System)

  • 김태완;김제우;최병호;정형구
    • 한국멀티미디어학회:학술대회논문집
    • /
    • 한국멀티미디어학회 2003년도 추계학술발표대회(상)
    • /
    • pp.187-190
    • /
    • 2003
  • 본 논문에서는 다차원 멀티미디어 데이터의 효율적인 스트리밍과, 다차원 입체 시스템 정보의 효율적인 전송을 위한 (역)다중화기를 제안하였다. 제안한 (역)다중화기는 MPEG-2를 TransMux Layer Tool로 이용하였으며 HPEG-4 시스템을 기반으로 설계되었다 다차원 입체 시스템의 구동을 위한 부가 정보는 본 논문에서 제안한 설러 가지 descriptor를 통해, 다차원 멀티미디어 데이터인 다시점 비디오, 스테레오 오디오, 합성 영상과 함께 수신부로 전송된다. 제안한 (역)다중화기는 다차원 입체 시스템에 매우 적합하며, 다른 시스템과의 호환성도 매우 우수하다.

  • PDF

A Time-multiplexed 3d Display Using Steered Exit Pupils

  • Brar, Rajwinder Singh;Surman, Phil;Sexton, Ian;Hopf, Klaus
    • Journal of Information Display
    • /
    • 제11권2호
    • /
    • pp.76-83
    • /
    • 2010
  • This paper presents the multi-user autostereoscopic 3D display system constructed and operated by the authors using the time-multiplexing approach. This prototype has three main advantages over the previous versions developed by the authors: its hardware was simplified as only one optical array is used to create viewing regions in space, a lenticular multiplexing screen is not necessary as images can be produced sequentially on a fast 120Hz LCD with full resolution, and the holographic projector was replaced with a high-frame-rate digital micromirror device (DMD) projector. The whole system in this prototype consists of four major parts: a 120Hz high-frame-rate DMD projector, a 49-element optical array, a 120Hz screen assembly, and a multi-user head tracker. The display images for the left/right eyes are produced alternatively on a 120Hz direct-view LCD and are synchronized with the output of the projector, which acts as a backlight of the LCD. The novel steering optics controlled by the multiuser head tracker system directs the projector output to regions referred to as exit pupils, which are located in the viewers’eyes. The display can be developed in the "hang-on-the-wall"form.

그래픽 DRAM 인터페이스용 5.4Gb/s 클럭 및 데이터 복원회로 (A 5.4Gb/s Clock and Data Recovery Circuit for Graphic DRAM Interface)

  • 김영란;김경애;이승준;박성민
    • 대한전자공학회논문지SD
    • /
    • 제44권2호
    • /
    • pp.19-24
    • /
    • 2007
  • 최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.