• Nuclear Engineering and Technology
• /
• 제46권3호
• /
• pp.381-386
• /
• 2014

A highly reliable safety class controller for NPPs (Nuclear Power Plants) is mandatory as even a minor malfunction can lead to disastrous consequences for people, the environment or the facility. In order to enhance the reliability of a safety class digital controller for NPPs, we employed a diversity approach, in which a PLC-type controller and a PLD-type controller are to be operated in parallel. We built and used structured testbenches based on the classes supported by UVM for functional verification of the PLD-type controller designed for NPPs. We incorporated a UVM register model into the testbenches in order to increase the controllability and the observability of the DUT(Device Under Test). With the increased testability, we could easily verify the datapaths between I/O ports and the register sets of the DUT, otherwise we had to perform black box tests for the datapaths, which is very cumbersome and time consuming. We were also able to perform constrained random verification very easily and systematically. From the study, we confirmed the various advantages of using the UVM register model in verification such as scalability, reusability and interoperability, and set some design guidelines for verification of the NPP controllers.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.713-718
• /
• 2016

Predicting precise specifications of differential mixed-signal circuits is a difficult problem, because analytically derived correlation between process variations and conventional specifications exhibits the limited prediction accuracy due to the phase unbalance, for most self-tests. This paper proposes an efficient prediction technique to provide accurate specifications of differential mixed-signal circuits in a system-on-chip (SoC) based on a nonlinear statistical nonlinear regression technique. A spectrally pure sinusoidal signal is applied to a differential DUT, and its output is fed into another differential DUT through a weighting circuitry in the loopback configuration. The weighting circuitry, which is employed from the previous work [3], efficiently produces different weights on the harmonics of the loopback responses, i.e., the signatures. The correlation models, which map the signatures to the conventional specifications, are built based on the statistical nonlinear regression technique, in order to predict accurate nonlinearities of individual DUTs. In production testing, once the efficient signatures are measured, and plugged into the obtained correlation models, the harmonic coefficients of DUTs are readily identified. This work provides a practical test solution to overcome the serious test issue of differential mixed-signal circuits; the low accuracy of analytically derived model is much lower by the errors from the unbalance. Hardware measurement results showed less than 1.0 dB of the prediction error, validating that this approach can be used as production test.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.310-314
• /
• 2001

측정의 소급성과 신뢰성을 확보한다는 전제하에 오차의 개념을 버리고 측정시의 측정불확도를 분석하는 것이 측정과학에 있어서 세계적인 추세이다. 본 논문에서는 전달표준인 열전압변환기를 사용하여 고주파전압계의 정밀 교정에서 불확도를 산출하기 위하여 수학적 모델을 설정하고 측정에 관계되는 모든 불확도 요인을 분석하였다. 케이블의 영향과 열전대감지기와 직류전압계의 상관관계, 직류소스, RF소스, 감쇠기, 반사계수와 DUT 등 측정에 있어서 관계되는 모든 불확도요인을 분석하여 확장불확도를 산출하였다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2015년도 자성 및 자성재료 국제학술대회
• /
• pp.170-170
• /
• 2015

• 한국콘텐츠학회논문지
• /
• 제7권1호
• /
• pp.124-130
• /
• 2007

네모 동축선은 동축선과 도파관을 연결하는 대표적인 천이구조이다. 또한 TEM 셀은 DUT의 EMC 측정을 위해 광범위하게 사용되는 소자이다. 네모 동축선과 TEM 셀의 동작을 정확히 예측하기 위해서는 네모 동축선과 TEM 셀의 분산관계 해석이 필수적이다. 본 논문에서는 TEM 모드에 대한 분석을 기반으로 고차 모드인 TE와 TM 모드에 대한 분산관계를 단순하면서도 정확한 방법을 이용해 유도한다. 모드정합법과 그린 함수를 이용하여 네모 동축선과 TEM 셀의 분산관계를 해석적으로 정확히 다룬다. 이를 위해 네모 동축선의 구조를 4개의 L블록으로 나누고 중첩의 원리를 사용하여 전체 전자장 표현식을 쉽게 구한다. 분산관계 수렴성을 파악하기 위해 수치해석을 행하고 FDTD 결과와 비교한다.

• 한국정보통신학회논문지
• /
• 제21권5호
• /
• pp.885-892
• /
• 2017

본 논문에서는 기존 전원차단회로의 공급전원 차단 복귀 시간 지연 문제를 해결하기 위하여 고속 방전 충전 스위칭 기능을 갖는 새로운 전원차단회로를 제안하였다. 제안된 전원차단회로는 공급전원 고속 차단 후 복귀(충전) 속도를 증가시키도록 설계함으로써 전자시스템의 방사선 노출 시간과 펄스 방사선이 지나간 후 정상동작하기 위한 시간을 줄였다. 하드웨어를 구현하기 전 방전 충전 시간의 시뮬레이션은 Cadence 사의 pspice tool을 이용하여 진행하였으며 소자레벨에서 DUT(Device Under Test) 보드를 제작하였다. 전원차단회로의 비교 측정은 24V용 인공위성 전자소자를 대상으로 수행되었다. 그 결과, 제안된 회로는 기존 회로에 비하여 방전속도 96.8%, 복귀속도 27.3% 향상으로 고속 기능이 구현됨을 확인하였다.

• 융합신호처리학회논문지
• /
• 제12권4호
• /
• pp.309-314
• /
• 2011

시스템의 복잡도가 증가함에 따라 상위수준 추상화에 기반한 시스템수준 설계 및 하드웨어의 기능적 검증을 위한 방법론의 중요성이 부각되고 있으며, Verilog HDL(Hardware Description Language)에 하드웨어 검증기능이 추가된 SystemVerilog를 이용하는 시스템수준의 기능적 검증방법이 각광받고 있다. SystemVerilog는 Verilog HDL의 확장된 형태로 하드웨어 설계언어와 검증언어의 특징을 모두 포함하나, 다중상속을 허용하지 않는다. 본 논문에서는 SystemVerilog 기반의 검증환경과 다중상속을 허용하는 SystemC 의 구성요소를 SystemVerilog DPI(Direct Programming Interface) 및 ModelSim macro를 이용해 결합한 다중상속이 가능한 검증환경을 구성한다. 다중상속이 허용된 검증환경 시스템은 특정부분을 수정 후 재실행으로 DUT(Design Under Test)의 기능 검증을 쉽게 수행할 수 있으며, OOP(Object Oriented programming) 기법을 이용한 코드의 재사용성이 높아 또 다른 DUT의 동작 검증에 재사용할 수 있다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.449-455
• /
• 2004

본 논문에서는 입력 정합(input matching) BIST(Built-In Self-Test, 자체내부검사) 회로를 이용한 RF front end(고주파 전단부)의 새로운 결함 검사방법을 제안한다. 자체내부검사 회로를 가진 고주파 전단부는 1.8GHz LNA(Low Noise Amplifier, 저 잡음 증폭기)와 이중 대칭 구조의 Gilbert 셀 믹서로 구성되어 있으며, TSMC 40.25{\mu}m$ CMOS 기술을 이용하여 설계되었다. catastrophic 결함(거폭 결함) 및 parametric 변동 (미세 결함)을 가진 고주파 전단부와 결함을 갖지 않은 고주파 전단부를 판별하기 위해 고주파 전단부의 입력 전압특성을 조사하였다. 본 검사방법에서는 DUT(Device Under Test, 검사대상이 되는 소자)와 자체내부검사회로가 동일한 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다.

• 한국해양학회지:바다
• /
• 제8권2호
• /
• pp.121-131
• /
• 2003

동해안에서 지난 20년 동안 발생한 월별 안개 발생빈도와 지속시간 분석에 의하면 1월, 2월, 11월, 12월의 안개 발생빈도는 거의 전무함을 알 수 있다. 이 현상은 태백산맥으로부터 동쪽으로 경사를 이루어 복사 안개의 발생이 어려운 지형 특징을 가지고 있기 때문으로 사료된다. 반면에 안개발생빈도의 90%이상을 차지하는 봄, 여름철의 안개 발생 원인은 크게 3가지로 분류된다. 첫 번째는 증기해무로서 오호츠크해 고기압의 확장으로 찬 북동기류가 동해상으로 이류하여 발생한다. 두 번째는 이류해무로서 따뜻한 기단이 상대적으로 찬 해수면 위로 이류하여 냉각, 포화되어 발생한다. 세 번째는 전선해무로써 저기압이 동해상으로 이동하여 수증기가 공급된 상태에서 한랭 전선 후면의 찬공기가 이류하면서 발생한다 한편, 해상풍, 상대습도, 운저고도, 시정 등의 예측과 동해 해역의 수직단면에서 안개 예측이 가능한 해무예측시스템(DUT-METRI)을 구축하여 사례기간의 해무를 모사하였, 위성자료로부터 이를 검증하였다.

• 한국전산구조공학회논문집
• /
• 제32권5호
• /
• pp.279-286
• /
• 2019

본 논문에서는 가스건 시험에서 원충격자의 충격 감가속도 예측에 관한 전산해석적 연구를 수행하였다. 무기체계 개발에 있어서, 가스건 시험을 통한 수만 G 이상에서의 내고충격성능에 대한 검증은 필요하다. 시험품이 받는 충격 감가속도는 버드조립체의 형상, 무게, 비행 속도 등 여러 변수에 의존하기 때문에 충격 감가속도를 생성시키는 적합한 시험조건을 찾는 것은 매우 중요하다. 하지만, 시험을 통해 기본적인 데이터를 구축하는 것은 경제적인 측면에서 비효율적이기 때문에 전산해석적 기법을 확보하여야 한다. 이에 본 연구에서는 130mm 가스건 시험을 바탕으로 획득한 데이터를 기반으로 하여 Explicit 코드를 사용하는 ANSYS AUTODYN을 활용하여 전산해석을 수행하였다. 전산해석을 통해, 시간에 따른 시험품의 동적거동현상 뿐만 아니라 전산해석결과를 시험결과와의 비교 및 분석을 함으로써 검증을 수행하였다.