• 융합신호처리학회논문지
• /
• 제5권4호
• /
• pp.325-332
• /
• 2004

본 논문에서는 DSSS-QPSK 베이스밴드 모뎀의 수신부를 단순화한 구조를 제안한다. 일반적인 수신기 구조는 정합 필터, 역확산기, DQPSK 디코더, 그리고 DLL(Delay Locked Loop) 부분으로 나누어진다. 본 논문에서는 정합 필터와 역확산기 구조가 비슷하다는 것을 이용하여 역확산기 부분에서 하는 역할을 정합 필터에서 담당하게 하였다. 이로 인하여 수신부에서의 연산량이 감소하였고 수신부 구조가 단순화되었다. 이러한 결과는 고속모뎀의 설계에 대단히 중요한 역할을 한다. 그리고 제안한 구조를 이용한 시뮬레이션과 실험을 통해 제안한 방법으로 수신부를 설계할 경우 연산속도가 증가하고 전반적인 구조 단순화를 얻을 수 있음을 보였다.

• 전기전자학회논문지
• /
• 제12권2호
• /
• pp.95-101
• /
• 2008

본 논문에서는 2.45 GHz RFID eSeal(electrical seal)의 표준 ISO/IEC 18185-5와 24730-2의 물리적 계층을 지원하는 기저대역 모뎀의 동기 탐색 구조 설계에 대해 연구하였다. DSSS 모뎀 설계 시, 수신기에서 가장 중요한 기능인 코드 획득 및 추적 구조를 설계하였고 고려되어야 할 각 파라미터들에 대해서 살펴보았다. 제안된 모뎀의 데이터 전송률은 59.7 Kbps이며, PN 칩 전송률은 30.521875 Mcps로써 프로세싱 이득(Processing Gain)이 27 dB이다. 그러므로 상기 표준의 변조 특성은 현재 비슷한 모뎀 구조로 사용되고 있는 IEEE 802.11b 규격(프로세싱 이득이 10dB)에 비해 잡음에 대한 내성이 17dB 우수하다. 그러므로 상기 표준에 적합 한 모뎀의 동기 탐색 구조를 제시 하였다.

• 대한전자공학회논문지TC
• /
• 제43권1호
• /
• pp.121-126
• /
• 2006

본 논문은 9.6kbps 무선 통신용 DSSS CDU방식의 모뎀을 설계 및 제작하였다 개발된 모뎀은 마이크로프로세서에서 신호를 주고받을 수 있도록 범용 인터페이스를 제공한다. 인터페이스는 8비트 데이터버스와 칩 Enable, R/W, 및 인터럽트 핀으로 구성하였다. 송신은 먼저 외부로 8비트 병렬 데이터를 받아 시리얼 데이터로 변환하고 모뎀 내부에서 8 비트 PN-code를 생성하여 Direct Sequence 방식으로 데이터를 76.Bkcps로 확산하여 전송한다 그리고 송수신기의 동기를 위해 8비트 훈련시퀀스를 데이터 프레임 헤드에 첨부하였다. 수신기의 경우 수신된 76.8kcps의 확산된 데이터에서 먼저 PN코드 동기를 찾아낸 후 훈련시퀀스를 이용하여 데이터 동기를 얻어낸다. 이를 위해 Early and Late방식을 이용하였다. 본 논문의 모뎀은 Xilinx FPGA 보드로 구현 및 검증된 후 Hynix $0.25{\mu}m$ CMOS 공정을 이용하여 ASIC 칩으로 제작되었으며, DSSS를 이용한 다중사용자 방식을 사용하였다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권2호
• /
• pp.116-123
• /
• 2005

Chirp spread spectrum method using both time and frequency component is fit to time varying channel such as powerline channel. The used chirp symbol based on the CEBus standard is the unit symbol which sweeps from 100kHz to 380kHz over a 25㎲. To evaluate the performance of between Chirp-SS and DSSS, we measured the bit error rate under Gaussian channel. Simulation result is shown that Chirp-SS has a about 3[dB] gain of SNR than DSSS. To verify the performance of implemented modem, it is made up the powerline channel environment. After adding several noises to it, we examined the receiving status of modem. The implemented modem is able to receive the signal over the powerline channel with having several noises and capacitive loads.

• 전자공학회논문지C
• /
• 제36C권6호
• /
• pp.18-26
• /
• 1999

본 논문에서는 무선 LAN 표준안 IEEE 802.11의 직접대역확산(Direct Sequence Spread Spectrum) 물리계층을 지원하는 기저대역 모뎀 ASIC 칩의 아키텍쳐와 설계에 대해 기술한다. 구현된 모뎀 칩은 크게 송신부와 수신부로 구성되어 있으며, CRC 부호화/복호화기, 차동 부호화/복호화기, 주파수 옵셋 보상기(frequency offset compensator) 및 타이밍 복구 회로를 포함한다. 구현된 모뎀 칩은 4, 2 및 1Mbps의 다양한 데이타 전송률을 지원하고, DBPSK와 DQPSK의 변조방식을 사용한다. 구현한 모뎀 아키텍쳐는 $SAMSUNG^{TM}$ $0.6{\mu}m$ 게이트 어레이 라이브러리(gate array library)를 사용하여 논리합성을 수행하였으며, 칩의 전체 게이트 수는 53,355개이다. 칩의 동작 주파수는 44MHz이며, 칩의 패키지는 100-pin QFP이고, 전력소모는 44MHz에서 1.2watt이다. 구현된 모뎀 아키텍쳐는 상용화된 HSP3824 칩 보다 우수한 BER성능을 나타낸다.

• 한국통신학회논문지
• /
• 제19권3호
• /
• pp.582-590
• /
• 1994

전력선 통신을 위한 간단하면서 융통성이 큰 2-반송과 DS방식의 데이터 전송모뎀을 구현하고, 그 특성을 해석적으로 검토하였으며 실험을 통해 이것을 확인 하였다. 제안된 시스템은 DS모뎀 출력에 극성에 따라 독립된 2개의 반송파 주파수를 할당하여 전송케 하므로서 완전한 DSSS 동작을 보장 하도록 한다. 수신단말기의 두 포락선 검파출력은 재래방식 처리 비교기에 입력되지 않고 먼저 DS 상관기에 입력시켜서 그 출력을 잡음과 비교판정 하게 된다. 이때, 역확산되어 약화된 잡음전략이 신호와 비교되기 때문에 데이터의 에러율은 현저하게 개선 된다. 이 시스템은 구성이 비교적 간단함에도 불구하고, 2400bps의 데이터를 전송 할때, 재래식의 FSK 방식에 비하여 10dB정도 더 높은 선로잡음아래에서도 에러율 10 정도를 유지할 수가 있다.

• 대한전자공학회논문지TC
• /
• 제46권8호
• /
• pp.1-9
• /
• 2009

본 논문은 무인기용 대전자전 송수신 장치 개발에 대한 연구로 재밍(jamming) 환경에 강건한 대역확산(DSSS) 송수신기 개발에 대해 기술한다. 대역확산 방식은 데이터의 전송률 보다는 재밍마진이 중요하기 때문에 송수신 장치의 개발 목표로 재밍마진이 15dB 이상이고, 확산코드를 변경 가능한 송수신기를 제작하는 것이다. 멀티패스 성분을 이용하기 위한 레이크 수신기와, FEC로 부호이득이 7.2dB인 터보 코드를 적용하였다. 본 논문에서는 대역확산 송수신 장치의 전체적인 구조와 설계방법, 기능시험 결과를 기술하고 결론을 맺는다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 D
• /
• pp.2637-2639
• /
• 2002

This paper presents the design and implementation of a baseband Modem using DSP that supports a wireless LAN. It is implemented with DSP and D/A and A/D Converters in baseband and tested without using IF and RF modules. In this paper, we have used the matched filler and DLL(delay lock loop) for synchronization. And the matched filter and the carrier recovery are directly connected. Therefore, the proposed architecture is very simple and the operation of DSP becomes fast.

• ETRI Journal
• /
• 제33권4호
• /
• pp.528-536
• /
• 2011

In this paper, we analyze the location accuracy of real-time locating systems (RTLSs) in multipath environments in which the RTLSs comply with the ISO/IEC 24730-2 international standard. To analyze the location error of RTLS in multipath environments, we consider a direct path and indirect path, in which time and phase are delayed, and also white Gaussian noise is added. The location error depends strongly on both the noise level and phase difference under a low signal-to-noise ratio (SNR) regime, but only on the noise level under a high SNR regime. The phase difference effect can be minimized by matching it to the time delay difference at a ratio of 180 degrees per 1 chip time delay (Tc). At a relatively high SNR of 10 dB, a location error of less than 3 m is expected at any phase and time delay value of an indirect signal. At a low SNR regime, the location error range increases to 8.1 m at a 0.5 Tc, and to 7.3 m at a 1.5 Tc. However, if the correlation energy is accumulated for an 8-bit period, the location error can be reduced to 3.9 m and 2.5 m, respectively.

• 한국통신학회논문지
• /
• 제31권2C호
• /
• pp.175-183
• /
• 2006

본 논문에서는 주파수대역 직접확산방식 (DS-SS)의 비행종단시스템을 제안하였고 FPGA를 이용하여 구현된 결과를 보여준다. DS-SS방식의 비행종단시스템은 간섭신호와jamming에 강한 특성이 있을 뿐만 아니라 확산코드를 사용함으로써 인증과 암호화의 효과를 얻을 수 있다. 또한 기존의 아날로그 FM방식의 종단시스템에 비하여 전력을 크게 줄일 수 있다. 오류정정을 위하여 리드-솔로몬(32, 28)코드를 적용하였고 데이터를 암호화하기 위하여 3중 Data Encryption Standard (3DES)암호화를 하였다. 그리고 counter알고리즘을 적용하여 외부 장치의 간섭으로부터 비행체를 보호할 수 있도록 하였다. I채널과 Q채널의 확산코드는 GOLD코드생성기를 이용하여 생성하였다. 시스템은 ALTERA EPXA1F484C3 디바이스로 지상시스템을 구현하였고, FLEX계열인 EPF10K100ARC240 디바이스를 사용하여 비행종단 탑재시스템을 구현하였다.