• Journal of Information Processing Systems
• /
• 제15권2호
• /
• pp.374-385
• /
• 2019

This paper presents an optimal implementation of a Daubechies-based pipelined discrete wavelet packet transform (DWPT) processor using finite impulse response (FIR) filter banks. The feed-forward pipelined (FFP) architecture is exploited for implementation of the DWPT on the field-programmable gate array (FPGA). The proposed DWPT is based on an efficient transpose form structure, thereby reducing its computational complexity by half of the system. Moreover, the efficiency of the design is further improved by using a canonical-signed digit-based binary expression (CSDBE) and advanced functional sharing (AFS) methods. In this work, the AFS technique is proposed to optimize the convolution of FIR filter banks for DWPT decomposition, which reduces the hardware resource utilization by not requiring any embedded digital signal processing (DSP) blocks. The proposed AFS and CSDBE-based DWPT system is embedded on the Virtex-7 FPGA board for testing. The proposed design is implemented as an intellectual property (IP) logic core that can easily be integrated into DSP systems for sub-band analysis. The achieved results conclude that the proposed method is very efficient in improving hardware resource utilization while maintaining accuracy of the result of DWPT.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.61-68
• /
• 2005

MPEG-2 오디오 압축방식인 AAC(Advanced Audio Coding) LC(Low Complexity) 스테레오 부호화기를 고속으로 구현할 수 있는 칩을 32비트 DSP 코어를 기반으로 설계하고 0.25um CMOS 기술을 이용하여 제작하였다. 계산량과 메모리 용량을 줄이기 위하여 알고리즘 구현방법 측면에서 최적화를 하였으며, FFT(Fast Fourier Transform)를 하드웨어로 구현하여 고속화하였다. 제작된 칩의 크기는 $7.20\times7.20 mm^2$ 이었으며 등가 게이트는 약 830,000 이었으며 70MIPS 이내에서 AAC 부호화를 할 수 있음을 확인하였다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2008년도 춘계 종합학술대회 논문집
• /
• pp.116-120
• /
• 2008

스마트 카메라는 종래의 획득한 영상을 압축하여 전송하는 네트워크 카메라 기능에 더하여, 획득한 영상을 해석하여 상황을 인지하고 이에 따른 실시간 조치가 가능한 지능 비젼 기능을 추가적으로 갖춘 카메라이다. 지능 비젼 알고리즘들은 연산량이 많다. 따라서 싱글 CPU로 영상을 압축하고 전송하는 일 뿐만 아니라 지능 비젼 처리까지 모두 실시간으로 처리하기에는 무리가 있다. Texas Instruments 사가 제공하는 다빈치 프로세서는 ARM 코어와 DSP 코어의 듀얼 코어이며 네트워킹 인터페이스 및 비디오 획득 인터페이스를 비롯하여 디지털 비디오 응용 임베디드 제품 개발에 필요한 다양한 I/O을 지원하는 인기 있는 ASSP(Application Specific Standard Product)이다. 본 논문에서는 다빈치 프로세서 기반 스마트 카메라의 S/W 를 설계하고 구현한 결과를 기술한다. 얼굴 검출 응용을 예로 구현하였고 동작이 잘 수행됨을 확인하였다. 향후 보다 광범위하고 실시간으로 동작되는 비젼 기능이 지원되는 스마트 카메라 개발을 위해 보다 효율적인 비젼 응용 S/W 구조와 알고리즘의 최적화에 대한 연구가 필요하다.

• 한국음향학회지
• /
• 제25권2호
• /
• pp.61-71
• /
• 2006

MP3 부호화 칩을 하드웨어와 소프트웨어 Co-design 개념을 이용하여 설계하고 칩으로 제작하였다. 소프트웨어적인 측면에서 MP3 부호화과정에서 계산량이 가장 많은 distortion control loop를 scale factor pre-calculation을 통하여 계산량을 $67\%$까지 줄였다. 하드웨어적인 측면에서 고속연산이 가능한 32비트 부동소수점 DSP 코어와 Fn (Fast Fourier Transform) 블록의 하드웨어 구현을 통하여 계산량을 줄였다. 설계된 칩을 하드웨어 에뮬레이션을 통하여 검증한 후 0.25um CMOS 공정을 이용하여 제작하였다. 제작된 칩의 크기는 $6.2{\time}6.2mm^2$이었으며, 제작된 칩은 테스트 보드상에서 정성적 정량적인 측면에서 정상적으로 동작하는 것을 확인하였다.

• 전자공학회논문지CI
• /
• 제45권1호
• /
• pp.37-47
• /
• 2008

DSP에서 제공되는 주소 생성 유닛은 데이터 패스와 병렬적으로 주소 연산을 수행할 수 있게 해 줌으로써, DSP 코드 생성에 중요한 역할을 한다. 프로그램 변수들의 메모리 레이아웃을 결정하는 문제는 주소 생성 유닛의 기능을 이용하여 주소 연산용 명령어를 줄이는 최적화이다. 메모리 레이아웃 생성 단계와 주소 포인터 할당 단계로 구분 되는 이 최적화에서 본 논문은 주소 연산 코드의 수가 최소가 되도록 DSP용 코드 생성의 효과적인 주소 포인터 할당 문제를 다룬다. 제안하는 알고리즘은 고정된 메모리 레이아웃을 가질 때 주소 포인터 할당을 수행하는 기존의 알고리즘의 시간 복잡도를 줄이는 기법이다. 메모리 크기와 수행 시간을 줄이기 위해 알고리즘을 수행할 때 핵심적인 요소들만을 고려하도록 강한 가지치기 방법을 사용하였다. 또한 주소 포인터 할당 문제는 메모리 레이아웃에 영향을 크게 받는 문제이기 때문에 본 논문은 주어진 메모리 레이아웃을 갱신하여 반복적으로 성능을 개선하는 방법을 제안한다. 약 3,000여개의 실제 프로그램으로부터 얻은 변수 접근 시퀀스를 제공하는 OffsetStone 벤치마크를 이용한 실험결과를 통해 본 논문에서 제안한 기법과 알고리즘을 테스트 했다. 제안한 방법은 전통적인 방법보다 평균 25.9%의 적은 주소 코드를 생성해 냄을 보인다.

• 대한전자공학회논문지SP
• /
• 제39권2호
• /
• pp.128-136
• /
• 2002

본 논문에서는 이동통신 단말기의 음성부호화기에 탑재할 수 있도록 TeakLite DSP Core를 이용한 음향반향제거기(Acoustic Echo Canceller)를 실시간으로 구현하였다. 음성부호화기에서 음향반향제거기가 사용할 수 있는 연산량의 제한때문에 적응필터는 NLMS(Normalized Least Mean Square) 알고리즘을 이용한 FIR 필터를 사용하였다. 먼저 음향반향제거기를 부동소수점 C-언어로 구현한 다음 고정소수점 시뮬레이션을 통하여 고정소수점 연산으로 바꾸었다. 그리고 고정소수점 연산 결과를 기반으로 어셈블리 언어로 프로그램을 작성하고 최적화 과정을 거쳐 실시간으로 동작하도록 하였다. 최종적으로 구현된 반향제거기는 프로그램 메모리가 624 words이고 데이터 메모리는 811 words이었다. 샘플링 주파수를 8 ㎑로 하였을 때, 32 msec의 반향경로 지연시간에 해당되는 256 차수의 필터를 이용한 경우에는 14.12 MIPS의 연산량을, 16 msec의 반향경로 지연시간에 해당되는 128 차수의 필터를 이용한 경우에는 9.00 MIPS의 연산량을 필요로 하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2001년도 Proceedings ICPE 01 2001 International Conference on Power Electronics
• /
• pp.428-433
• /
• 2001

This paper presents the control algorithm for maximum efficiency drives of an induction motor system with the high dynamic performance. This system uses a simple model of the induction motor that includes equations of iron losses. The model, which only requires the parameters of induction motor, is referred to a field-oriented frame. The minimum point of the input power can be obtained at the steady state condition. The reference torque and flux currents for the vector control of induction motors are calculated by the optimal efficiency control algorithm. The drive system with the proposed efficiency optimization controller has been implemented by a 32 bit floating point TMS320C32 DSP chip. The results show the effectiveness of the control strategy proposed for the induction motor drive.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.116-119
• /
• 2000

The Process of Inner Product has been widely used in a DSP. But it is difficult to implement by a dedicated hardware because it needs many computation steps for multiplication and addition. To reduce these steps, it is essential to design efficient hardware architecture. This paper proposes the design method of adder-based distributed arithmetic for implementation of DCT module and the automatic design of summation-network which is a core block in the proposed design method. Finally, it shows that the proposed design method is more efficient than a ROM-based distributed arithmetic which is the typical design method.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2002년도 전력전자학술대회 논문집
• /
• pp.431-434
• /
• 2002

This paper presents an implementation of direct torque control(DTC) of Reluctance Synchronous Motor(RSM) with an efficiency optimization using the 32bit DSP TMS320C31. The influence of iron loss can not neglected as high speed and precision torque control of RSM, so the optimal current ration between torque current and exiting current analytically derived to drive RSM at maximum efficiency For RSM, torque dynamics can be maintained even with controlling the flux level because the generated torque is direct]y proportional to the stator current. The experimental results for an RSM are presented to validate the applicability of the proposed method. The developed control system is shown high efficiency features with 1.0Kw RSM having 2.57 ratio of d/q reluctance.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.218-223
• /
• 2002

광 디스크 드라이브에서의 서보 제어시스템에는 광 픽업에서 발생된 레이저 빔을 디스크 기록면의 데이터 트랙에 정확히 위치시키기 위한 제어 계를 갖고 있다. 광 디스크의 고배속화에 따른 외란의 주파수 대역의 증가에 따라 더욱 더 높은 샘플링 주파수로 레이저 빔의 위치 제어를 필요로 하게 되고, 여러 가지 알고리즘의 증가로 인해 DSP의 연산 부담은 증가하게 된다. 본 논문에서는 서보 제어에 필요한 알고리즘의 최적화된 하드웨어/소프트웨어 시스템을 구현하고 이를 이용한 실험 결과를 제시한다.