• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1280-1283
• /
• 2002

This paper discusses issues in VLSI design and implementation of high performance datapath circuits. Of particular concern will he various types of multiplier and adder, which are fundamental to DSP operations. Performance comparison will be provided in terms of sampling speed, layout area, and in particular, power consumption, with techniques that may be applied to reduce power dissipation also suggested. As an example, a low power, high performance recursive filter achieved through bit-level pipelining technique is illustrated

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.228-231
• /
• 1999

This paper describes the design and implementation of an application specific instruction-set processor developed for embedded DSP applications. The instruction-set has an uniform size of 16 bits, and supports 3 types of instructions: Primitive, Complex, and Specific. To reduce code size and cycle count we introduce complex instructions that can be selected according to the application under consideration, which leads to 50% code size reduction maximally. The processor has two independent data memories to double the data throughput and the address space. The processor is synthesized by 0.6$\mu$m single-poly double-metal technology. Critical path simulation shows that the maximum frequency is 110MHz and total gate count is 132, 000.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1428-1431
• /
• 2002

It is general opinion that the future mobile multimedia networks will use different standards and a prospective solution to this problem will be software defined radio (SDR) techniques. SDR provides the flexibility to support multiple air interfaces and signal processing functions at the same time. Especially, digital signal processors and FPGAs are widely used for implementation of these adaptive and flexible functions of a baseband modem for SDR applications. Also, it is known that the modulation schemes of OCQPSK (Orthogonal Complex QPSK) and HPSK (Hybrid PSK) are used for IMT-2000 services of cdma2000 and WCDMA, respectively. Thus, in this paper, we design and implement an OCQPSK / HPSK modem using a DSP chip of Texas Instrument's TMS320C6701. One modulation scheme is operated by adaptive selection between the two schemes and 5 physical traffic channels differentiated by orthogonal codes are implemented in one DSP chip and each channel has 1Mbps data rates and 8Mcps chip rates.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 D
• /
• pp.2594-2596
• /
• 2001

In this paper, a video tracker with a TMS320C31 DSP is designed and implemented. It is intended to work with PC through PCI Bus and can be used in real-time applications. The DSP board is capable of grabbing image data from camera, and calculating the position of a target, and trackig its movement. The tracking situation can be displayed in a monitor and displacement of the movement is fed back to pan and tilt the camera. Experimental results show that the tracker implemented here works well in real applications.

• 대한임베디드공학회논문지
• /
• 제6권3호
• /
• pp.117-123
• /
• 2011

In this paper, we design the hardware platform and implement the embedded software based on the FPGA and the DSP for the automotive 77GHz FMCW radar system. This embedded software is built into the DSP as the multi-tasking architecture to support the basic target detection algorithm and the Ethernet link. The designed GUI(Graphic User Interface) provides ability to adjust parameters associated with the radar performance, to monitor signal processing results, and to download the raw received signal. The designed platform can be used to develop the optimal detection algorithms for the various applications.

• 한국음향학회지
• /
• 제19권4호
• /
• pp.37-44
• /
• 2000

본 논문에서는 인터넷 폰, 디지털 이동통신 등과 같이 낮은 비트율이 요구되는 분야에 사용될 수 있는 MPEG-4 오디오의 HVXC(Harmonic Vector eXcitation Coding) 알고리즘을 부동 소수점 DSP인 TMS320C6701에 실시간 구현한 내용을 기술한다. 실시간 동작을 위한 하드웨어 구조를 채택하였으며, 소프트웨어 최적화의 경우 연산 시간이 많이 소요되는 함수 루틴에 대한 C 언어 및 어셈블리 언어 레벨의 최적화를 수행하였다. 또한, DSP의 내부 프로그램 메모리의 프로그램 캐쉬로의 활용, DSP의 내부 데이터 메모리의 영역의 중첩 활용 및 background DMA 방식을 이용한 최적화를 수행하였다. 최적화 결과 2kbps및 4kbps의 비트율에서 압축 및 복원을 실시간으로 수행할 수 있으며, 인코더의 경우 2kbps의 경우에는 최적화 전에 비해 약 96% 정도로 수행시간을 단축하였다. 또한, 비공식 주관품질 평가에 의하면 2kbps의 비트율에서 약 MOS 2.45를 얻었다.

• 한국음향학회지
• /
• 제19권1호
• /
• pp.78-83
• /
• 2000

디지털 이동통신 단말기에서 사용되는 보코더는 통화 품질을 높이기 위하여 새로운 알고리즘들을 채택함에 따라 서로 다른 알고리즘을 사용하는 단말기간의 통신이 문제가 된다. 본 논문에서는 8kbps QCELP 및 13kbps QCELP 보코더 알고리즘을 하나의 DSP 칩에 효율적으로 구현함으로써 이러한 단말기 사이의 통신 문제를 해결하였다. 또한 QCELP 보코더 알고리즘을 실시간 구현하는데 있어 계산량 감소를 위한 단계별 최적화 방법에 대하여 기술하였다. 알고리즘 레벨, 수식 레벨, 코딩 레벨 등의 단계별 최적화 과정을 통하여 계산량이 가장 큰 부분인 코드북 검색 루프에서 약 50% 정도의 계산량을 감소하여 8kbps QCELP는 25 MIPS, 13kbps QCELP는 33 MIPS에 각각 구현하였다. 실시간 구현에 사용한 DSP는 자체 설계한 16 비트 고정소수점 DSP로써 보코더 알고리즘의 구현에 적합하도록 설계되었고, 저전력을 실현하기 위하여 범용의 DSP에 비해 매우 간단한 구조를 가지고 있다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1998년도 하계종합학술발표회 논문집(하)
• /
• pp.1156-1159
• /
• 1998

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.117-120
• /
• 2002

A single DSP implementation of 3D sound movement is described. With the use of a realtime 3D acoustic image localization algorithm, an efficient approach is devised for synthesizing the 3D sound movement by interpolating only two parameters of "delay" and "gain". Based on this algorithm, the realtime 3D sound synthesis is performed by a commercially available 16-bit fixed-point DSP with computational labor of 65 MIPS and memory space of 9.6k words, which demonstrates that the algorithm call be used even for the mobile applications.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.720-722
• /
• 1988

The Diagnostic applications of Ultrasound are developed in many ways. In this paper, We measure the attenuation coeffient of biological tissue using DSP. This method is useful in tissue characterization with real time. In the future, We expect that this method coupling with the ultrasonic temperature dependence of biological tissue also is applied to hyperthermia.