• 전자공학회논문지A
• /
• 제30A권6호
• /
• pp.49-57
• /
• 1993

In the paper, we describe the design of a pipelined datapath synthesis system for DSP applications. Taking SFG (Signal Flow Graph) in schematic as inputs, the system generates pipelined datapaths automatically through scheduling and module allocation processes. For efficient hardware synthesis, scheduling and module allocation algorithms are proposed. The proposed scheduling algorithm is of iterative/constructive nature, where the measure of equi-distribution of operations to partitions is adopted as the objective function. Module allocation is performed to reduce the interconnection cost from the initial allocation. In the experiment, we compare the results with those of other systems and show the effectiveness of the proposed algorithms.

• 대한임베디드공학회논문지
• /
• 제6권1호
• /
• pp.8-15
• /
• 2011

This paper presents an effective method for detecting vehicles in front of the camera-assisted car during nighttime driving. The proposed method detects vehicles based on detecting vehicle headlights and taillights using techniques of image segmentation and clustering. First, in order to effectively extract spotlight of interest, a pre-signal-processing process based on camera lens filter and labeling method is applied on road-scene images. Second, to spatial clustering vehicle of detecting lamps, a grouping process use light tracking method and locating vehicle lighting patterns. For simulation, we are implemented through Da-vinci 7437 DSP board with visible light mono-camera and tested it in urban and rural roads. Through the test, classification performances are above 89% of precision rate and 94% of recall rate evaluated on real-time environment.

• 대한임베디드공학회논문지
• /
• 제16권6호
• /
• pp.253-258
• /
• 2021

In this paper, we developed a hardware and software platform of the real-time data logging system to verify radar FEM (Front-end Module) and signal-processing algorithms. We developed a hardware platform based on FPGA (Field Programmable Gate Array) and DSP (Digital Signal Processor) and implemented firmware software to verify the various FEMs. Moreover, we designed PC based software platform to control radar logging parameters and save radar data. The developed platform was verified using 24 GHz multiple channel FMCW (Frequency Modulated Continuous Wave) in an environment of stationary and moving targets of chamber room.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.582-587
• /
• 2004

Ultrasonic sensors are widely used in mobile robot applications to recognize external environments, because they are cheap, easy to use, and robust under varying lighting conditions. However, the recognition of objects using a ultrasonic sensor is not so easy due to its characteristics such as narrow beam width and no reflected signal from a inclined object. As one of the alternatives to resolve these problems, use of multiple sensors has been studied. A sequential driving system needs a long measurement time and does not take advantage of multiple sensors. Simultaneous and pulse coding driving system of ultrasonic sensor array cannot measure short distance as the length of the code becomes long. This problem can be resolved by multi-frequency driving of ultrasonic sensors, which allows multi-sensors to be fired simultaneously and adjacent objects to be distinguished. Accordingly, this paper presents a simultaneous and multi-frequency driving system for an ultrasonic sensor array for object recognition. The proposed system is designed and implemented using a DSP and FPGA. A micro-controller board is made using a DSP, Polaroid 6500 ranging modules are modified for firing the multi-frequency signals, and a 5-channel frequency modulated signal generating board is made using a FPGA. To verify the proposed method, experiments were conducted in an environment with overlapping signals, and the flight distances for each sensor were obtained from filtering of the received overlapping signals and calculation of the time-of-flights.

• 대한전자공학회논문지SD
• /
• 제46권9호
• /
• pp.33-38
• /
• 2009

그룹 CSD 곱셈기는 프로그래머블 곱셈기에 사용되는 곱셈계수의 종류가 미리 정해져있고, 곱셈계수의 수가 많지 않은 FFT와 같은 응용에 효율적으로 사용하기 위해 최근 제안된 곱셈기이다. FFT를 비롯한 많은 DSP 응용의 VLSI 구현에서는 W비트 입력과 W비트 계수와의 곱셈 시 (2W-1)비트로 늘어나는 곱셈 출력 중 일부 비트만을 취하여 다음 연산에 사용한다. 본 논문에서는 워드길이가 W비트인 입력으로부터 W비트를 출력하는 고정길이 그룹 CSD 곱셈기 설계 방법을 제안한다. 양자화 오차를 효율적으로 보상하기 위해 그룹 CSD 곱셈기의 인코딩 신호를 이용하여 에러보상 바이어스를 생성한다. Synopsys 시뮬레이션을 통해 제안된 고정길이 그룹 CSD 곱셈기는 기존의 고정길이 modified Booth 곱셈기와 비교하여 전력소모에서 최대 84%, 면적에서 최대 79%까지 감소시킬 수 있음을 보인다.

• 조명전기설비학회논문지
• /
• 제18권1호
• /
• pp.154-160
• /
• 2004

본 논문에서는 공간 외부의 원거리에 위치하는 소음원에 의하여, 창문 등을 통해 실내 공간에 소음이 전파될 때, 능동소음제어 기법을 이용하여 이를 제어하는 능동 방음막 (active noise curtain)을 구현하였다. 적응필터 알고리즘으로 다중채널 LMS 알고리즘을 사용하는 기법과 소음원이 원거리에 있을 때는 소음의 특성이 평면파에 가깝다는 가정 하에 제어용 스피커 수만큼의 단일채널 LMS 알고리즘을 사용하는 기법을 제시하였으며 적응필터의 안정도를 향상시키기 위하여 IIR 필터의 안정도를 향상시키는 안정화 기법을 제안하였다. TMS320VC33 DSP보드를 이용하여 제안된 기법을 정현파 소음 및 도로 소음에 대해 실험을 수행한 결과 MCLMS를 사용한 경우와 유사하거나 다소 나은 결과를 보였으며 제안한 기법이 실제 적용 시에는 제어용 스피커와 마이크로폰을 일체형으로 제작이 가능하여 하드웨어 실현에 유리하고 설치비도 절약되리라 예상된다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2004년도 학술대회 논문집
• /
• pp.371-374
• /
• 2004

Induction motors are a critical component of many industrial processes and are frequently integrated in commercially available equipment. Safety, reliability, efficiency, and performance are some of the major concerns of induction motor applications. Preventive maintenance of induction motors has been a topic great interest to industry because of their wide range application of industry. Since the use of mechanical sensors, such as vibration probes, strain gauges, and accelerometers is often impractical, the motor current signature analysis (MACA) techniques have gained murk popularity as diagnostic tool. Fault tolerant control (FTC) strives to make the system stable and retain acceptable performance under the system faults. All present FTC method can be classified into two groups. The first group is based on fault detection and diagnostics (FDD). The second group is independent of FDD and includes methods such as integrity control, reliable stabilization and simultaneous stabilization. This paper presents the fundamental FDD-based FTC methods, which are capable of on-line detection and diagnose of the induction motors. Therefore, our group has developed the embedded distributed fault tolerant and fault diagnosis system for industrial motor. This paper presents its architecture. These mechanisms are based on two 32-bit DSPs and each TMS320F2407 DSP module is checking stator current, voltage, temperatures, vibration and speed of the motor. The DSPs share information from each sensor or DSP through DPRAM with hardware implemented semaphore. And it communicates the motor status through field bus (CAN, RS485). From the designed system, we get primitive sensors data for the case of normal condition and two abnormal conditions of 3 phase induction motor control system is implemented. This paper is the first step to drive multi-motors with serial communication which can satisfy the real time operation using CAN protocol.

• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1433-1443
• /
• 1993

DCT(Discrete Cosine Transform)/ IDCT(Inverse DCT)는 여러 DSP 분야와 영 강압축 시스템에서 널리 사용되는 부호화 방식으로서 압축 및 복원 시스템에서 가장 많은 처리시간을 요하는 부분이다. 그러므로 이 부분의 성능을 향상시킴으로써 전체 영상 압축시스템의 성능을 향상시킬수 있다. 본 논문에서는 이러한 DCT/IDCT연산을 효율적으로 수행하기 위하여 모듈생성기법을 이용하여 하드웨어로 구성하였다. 설계한 DCT/IDCT코어 프로세서는 부분합과 분산연산을 이용하여 비교적 적은 면적을 차지하며, 약간의 면적을 증가시킴으로써 DCT와 IDCT연산을 모두 수행한다. 또한 파이프라인 구조를 사용하여 고속으로 DCT/IDCT연산을 수행할 수 있으며, 적은 수의 반올림(rounding)단계를 거치므로 높은 정밀도로 연산을 수행한다. 그리고 모듈생성기법을 사용하여, 설계공정에 독립적이고 입력비트나 정밀도 둥을 간단한 매개변수의 조정으로 변환시킬 수 있도록 설계하였다. 또한 구현한 코어프로세서는 CCITT 권장안 H.261에 부합하는 정밀도로 연산을 수행한다.

• 전력전자학회논문지
• /
• 제14권2호
• /
• pp.89-95
• /
• 2009

태양광발전시스템에서 태양전지의 최대전력점 추적(MPPT, Maximum Power Point Tracking)은 중요한 부분이다. MPPT 알고리즘은 태양전지가 주어진 일사량 및 온도에 의해 최대전력점에서 동작할 수 있도록 전압($V_{MPP}$), 전류($I_{MPP}$)를 찾는다. 기존의 P&O, IncCond 알고리즘은 듀티를 증가 혹은 감소시키기 위하여 마이크로 프로세서나 DSP를 필요로 한다. 본 논문에서는 간단하면서 빠른 아날로그 MPPT 알고리즘을 제안한다. 이 방식은 기존 방식과 비교해서 매우 빠르게 MPP를 추적할 수 있으며 구현하기 쉽다. 또한 급격히 변하는 일사량에 기존 방식보다 대처가 빠르며 높은 효율을 보여준다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.30-35
• /
• 2009

본 논문에서는 3GPP (third generation partnership project) 릴리즈 7 고속 패킷 접속 에볼루션 규격에 포함된 기능 중 기지국 수용 능력 향상, 지연 시간 단축, 그리고 단말소비 전력 감소를 목적으로 새롭게 추가된 연속적인 패킷 연결 프로토콜의 유연한 설계 구조에 대한 것이다. 상기 프로토콜이 3GPP 고속 패킷 접속 규격 기준으로 새롭게 추가된 기능임에 착안하여, 기존 설계 및 검증된 고속 패킷 접속 플랫폼에서 최소한의 하드웨어 변경 및 추가만으로 상기 프로토콜이 구현되도록 고려하였다. 상기 제안된 연속적인 패킷 연결 프로토콜은 비연속적인 송/수신 모드 관련 신호 생성부와 기존 고속 패킷 접속 플랫폼과의 연동을 위한 인터페이스부로 구분된다. 마지막으로 제안된 연속적인 패킷 연결 프로토콜은 셀룰러 이동통신 분야에 적합하도록 규정화된 검증 단계에 따라 기존 고속 패킷 접속 FPGA 단말 모뎀 플랫폼 상에서 다양한 시나리오에 따라 검증되었다.