• Title/Summary/Keyword: DLTS

검색결과 53건 처리시간 0.028초

MOS의 DLTS 신호특성과 계면트랩에 관한 연구 (A study on the DLTS spectrum and interface trap in MOS)

  • 박병주;윤형섭;박영걸
    • E2M - 전기 전자와 첨단 소재
    • /
    • 제3권3호
    • /
    • pp.195-204
    • /
    • 1990
  • 본 논문에서는 컴퓨터를 근본으로 한 Deep Level Transient Spectroscopy (DLTS) 장치를 구성하고 이를 이용하여 P형 Si MOS 캐패시터의 Si- $SiO_{2}$ 계면상태를 측정하여 트랩의 활성화에너지와 포획단면적 그리고 계면트랩밀도를 조사하였다. 실리콘 band gap내에 연속적으로 분포하고 있는 계면트랩을 상세히 고찰하기 위해 quiescent 전압의 위치를 변화시키면서 0.1volt의 미소한 펄스를 MOS에 주입하여 그 각각이 분리된 트랩이라고 생각되는 매우 좁은 에너지 영역에서 나오는 DLTS신호를 측정하였다. 또한 quiescent 전압의 위치, 주입펄스전압의 진폭 그리고 rate window의 선택이 DLTS 신호에 미치는 영향 등을 조사하였다. 측정결과, 계면트랩의 활성화에너지는 가전자대로 부터 0.16-0.45eV이고 포획단면적은 1.3*$10^{-19}$~3.2*$10^{-15}$$cm^{2}$, 계면트랩밀도는 1.8*$10^{10}$ ~ 2.5*$10^{11}$$cm^{-2}$e$V^{-1}$로 측정되었다.

  • PDF

DLTS 시스템에서의 신호처리에 관한 연구 (A Study on the Data Analysis Systems in Deep Level Transient Spectroscopy)

  • 임한조;이우용;최연익;정상구;김현남
    • 대한전자공학회논문지
    • /
    • 제23권1호
    • /
    • pp.120-125
    • /
    • 1986
  • Data analysis methods in lock-in amplifier based DLTS systems were discussed with regards to the signal-to-noise ratio and improvement of resolution of DLTS spectrum. The DLTS system based on wideband two-phase lock-in amplifier is shown to be the most preferabe for the studies in deep levels of low concentration. A single-temperature scanning DLTS methods in lock-in amplifier based system with the improved sensitivity is proposed. The method is tested on the characterization of deep levels in n-GaAs.

  • PDF

Preparation and Electronic Defect Characteristics of Pentacene Organic field Effect Transistors

  • Yang, Yong-Suk;Taehyoung Zyung
    • Macromolecular Research
    • /
    • 제10권2호
    • /
    • pp.75-79
    • /
    • 2002
  • Organic materials have considerable attention as active semiconductors for device applications such as thin-film transistors (TFTs) and diodes. Pentacene is a p-type organic semiconducting material investigated for TFTs. In this paper, we reported the morphological and electrical characteristics of pentacene TFT films. The pentacene transistors showed the mobility of 0.8 $\textrm{cm}^2$/Vs and the grains larger than 1 ${\mu}{\textrm}{m}$. Deep-level transient spectroscopy (DLTS) measurements were carried out on metal/insulator/organic semiconductor structure devices that had a depletion region at the insulator/organic-semiconductor interface. The duration of the capacitance transient in DLTS signals was several ten of seconds in the pentacene, which was longer than that of inorganic semiconductors such as Si. Based on the DLTS characteristics, the energy levels of hole and electron traps for the pentacene films were approximately 0.24, 1.08, and 0.31 eV above Ev, and 0.69 eV below Ec.

DLTS 측정에 의한 접합 SOI 웨이퍼내의 결함 분석 (Observation of defects in DBSOI wafer by DLTS measurement)

  • 김홍락;강성건;이성호;서광;김동수;류근걸;홍필영
    • 한국재료학회:학술대회논문집
    • /
    • 한국재료학회 1995년도 추계 학술발표 강연 및 논문개요집
    • /
    • pp.23-24
    • /
    • 1995
  • 기존의 웨이퍼 박막속에 절연박막이 삽입된 SOI(Silicon On Insulator) 웨이퍼 구조와 관련한 반도체 기판 재료가 커다른 관심을 끌어 왔으나, SOI 평가기술은 아직까지 체계적으로 확립된 것이 없으며, DLTS(Deep Level Transient Spectroscopy) 등을 이용한 전기적 평가는 거의 이루어지지 않은 상태이다. 본 연구에서는 직접접합된 웨이퍼를 약 10um내외의 활성화층을 형성시킨 6인치 P-형 SOI 웨이퍼를 제작하여 DLTS로 측정, 평가를 하였고, DLTS 측정후 관찰될 수 있는 에어지 트랩(Energy Trap)과 후속 열처리에서의 트랩의 변화등을 관찰하여, 후속 열처리조건에 따른 접합된 SOI 웨이퍼 계면의 안정화된 조건을 확보하였다.

  • PDF

DLTS법에 의한 $\alpha-Fe_{2}O_{3}$ - $TiO_2$ 계 산화물의 전기적 특성 (The electrical property of $\alpha-Fe_{2}O_{3}$ containing small amounts of added titanium from DLTS)

  • 강희복;최복길;성영권
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1989년도 추계학술대회 논문집 학회본부
    • /
    • pp.83-86
    • /
    • 1989
  • Electrical conductivity, I - V and DLTS have been measured on polycrystalline samples of $\alpha-Fe_{2}O_{3}$ containing small deviation from stoichiometry and small amounts of added titanium. DLTS (Deep Level Transient Spectroscopy) in the current transient mode has been applied to the measurement of the trap density at the grain boundary. Titanium enters the $\alpha-Fe_{2}O_{3}$ lattice substitutionally as $Ti^{4+}$, thus producing an $Fe^{2+}$ and maintaining the average charge per cation at three. The $Fe^{2+}$acts as a donor center with respect to the surrounding $Fe^{3+}$ions.

  • PDF

고 에너지 (1.5 MeV) Boron 이온 주입과 초기 산소농도 조건이 깊은 준위에 미치는 영향에 관한 연구 (The Effects of high Energy(1.5MeV) B+ ion Implantation and Initial Oxygen Concentration Upon Deep Level in CZ Silicon Wafer)

  • 송영민;문영희;김종오
    • 한국재료학회지
    • /
    • 제11권1호
    • /
    • pp.55-60
    • /
    • 2001
  • 고 에너지 (1.5 MeV) 이온 주입된 Boron의 농도와 silicon 기판의 초기 산소 농도의 변화에 따라 silicon기판에 형성된 결정 결함 및 금속 불순물의 Gettering 효율에 대하여 DLTS(Deep Level Transient Spectroscopy), SIMS(Secondary ion Mass Spectroscopy), BMD(Bulk Micro-Defect) analysis 및 TEM (Transmission Electron Microscopy)을 이용하여 연구하였다. 이온 주입 전후의 DLTS 결과를 확산로 및 RTA를 이용한 열처리 전후의 DLTS 결과와 비교할 때 이온 주입 전 시편에서 볼 수 있는 공공에 의한 깊은 준위는 열처리 온도의 증가에 따라 금속 불순물과 관련된 깊은 준위로 천이함을 알 수 있다. 또한 고온 열처리의 경우, 초기 산소 농도가 높을수록 깊은 준위의 농도가 감소함을 볼 때 초기 산소 농도가 높을 수록 gettering 효율 측면에서 유리한 것으로 사료된다

  • PDF

DLTS기법에 의한 MOV소자의 교류과전경시 변화특성에 관한 연구 (A study on the degradation of the AC stressed MOV by using of the DLTS technique)

  • 이동희
    • E2M - 전기 전자와 첨단 소재
    • /
    • 제9권7호
    • /
    • pp.719-726
    • /
    • 1996
  • DLTS measurements were performed to study the annealing induced changes of the trap centers in MOV and to shed more light on the stability mechanism of the MOV. Two electron traps, Ec-0.26[eV] and Ec-(O.2-0.3)[eV], were observed in the unannealed samples in large quantities(7-9 X 1014[CM 3]), whereas the three electron traps Ec-0.17 [eV], Ec-0.26[eV] and Ec-(O.2-0.3)[eV] were observed far less in the annealed samples. The minima in the Ec-0.26[eV] trap density, coupled with the presented results that unannealed devices are unstable whereas 600.deg. C annealed devices are most stable, suggests that the instability of the MOV under long term electrical stressing is related to the Ec-0.26[eV] trap. This results support that the ion migration model for the device instability where the Ec-0.26[eV] defects may be the interstitial zinc or the migrating ions. The interstitial zinc originated as a result of the nonstoichiometric nature of ZnO might cause the degradation of the I-V characteristics of the MOV with long term electrical stressing.

  • PDF

DLTS를 이용한 AlGaAs 에피층의 깊은준위 거동에 관한 연구 (A Study on Behavior of Deep Levels for AlGaAs Epi-layers using DLTS)

  • 최영철;박용주;김태근
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
    • /
    • pp.150-153
    • /
    • 2004
  • 본 논문에서는 780 nm 고출력 레이저 다이오드의 신뢰성을 향상시키기 위하여 DLTS(deep level transient spectroscopy)을 이용하여 MOCVD(metalorganic chemical vapor deposition) 성장 조건 변화에 따른 $Al_{0.48}Ga_{0.52}As$$Al_{0.1}Ga_{0.9}As$ 물질에서의 깊은준위(deep level)의 거동을 조사하였다. DLTS 측정결과, MOCVD로 성장된 막에서만 나타나는 결함(defect)으로 추정되는 trap A(0.3 eV), DX center로 알려진 trap B, 갈륨(Ga) vacancy와 산소(O2) 원자의 복합체(complex)에 의한 결함인 trap D(0.6 eV) 및 EL2 라고 불리우는 trap E(0.9 eV)의 네 가지 깊은준위들이 관측되었고, 성장 조건의 변화에 따라 깊은 준위들의 농도가 감소하는 것을 관측함으로써 최적 성장 조건을 찾을 수 있었다.

  • PDF

전위 장벽에 따른 4H-SiC MPS 소자의 전기적 특성과 깊은 준위 결함 (Electrical Characteristics and Deep Level Traps of 4H-SiC MPS Diodes with Different Barrier Heights)

  • 변동욱;이형진;이희재;이건희;신명철;구상모
    • 전기전자학회논문지
    • /
    • 제26권2호
    • /
    • pp.306-312
    • /
    • 2022
  • 서로 다른 PN 비율과 금속화 어닐링 온도에 의해 장벽 높이가 다른 4H-SiC 병합 PiN Schottky(MPS) 다이오드의 전기적 특성과 심층 트랩을 조사했다. MPS 다이오드의 장벽 높이는 IV 및 CV 특성에서 얻었다. 전위장벽 높이가 낮아짐에 따라 누설 전류가 증가하여 10배의 전류가 발생하였다. 또한, 심층 트랩(Z1/2 및 RD1/2)은 4개의 MPS 다이오드에서 DLTS 측정을 통해 밝혀졌다. DLTS 결과를 기반으로, 트랩 에너지 준위는 낮은 장벽 높이와 함께 22~28%의 얕은 수준으로 확인되었다. 이는 쇼트키 장벽 높이에 대해 DLTS에 의해 결정된 결함 수준 및 농도의 의존성을 확인할 수 있다.

Ni/GaN Schottky 장벽 다이오드에서 Ga 분자선량변화에 따른 결함 준위 연구

  • 오정은;박병권;이상태;전승기;김문덕;김송강;우용득
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.460-460
    • /
    • 2013
  • 본 연구는 Si (111) 기판위에 Ga 분자선량을 변화시켜 GaN 박막을 molecular beam epitaxy 법으로 성장하고, Schottky 장벽 다이오드를 제작한 후에 deep level transient spectroscopy (DLTS) 법을 통하여 깊은 준위 결함에 대하여 조사하였다. 성장 시 Ga 분자선량은, 그리고 Torr로 달리하여 V/III 비율을 변화시켰고, Schottky 장벽 다이오드 제작을 위하여 e-beam evaporator를 사용하여 metal을 증착하였다. Schottky 접촉에는 Ni (20 nm)/Au (100 nm)를 증착하였고, ohmic 접촉에는 Ti (20 nm)/Au (100 nm)를 증착하고 I-V, C-V 그리고 DLTS를 측정하였다. DLTS 신호를 통해 GaN 박막 성장 과정에서 형성되는 깊은 결함의 종류를 확인하였으며, 열처리 등의 처리 및 측정 조건변화에 따른 결함의 거동과 종류 및 원인에 대하여 분석 설명하였다.

  • PDF