Observation of defects in DBSOI wafer by DLTS measurement

DLTS 측정에 의한 접합 SOI 웨이퍼내의 결함 분석

  • 김홍락 (산업과학기술연구소 반도체연구팀) ;
  • 강성건 (산업과학기술연구소 반도체연구팀) ;
  • 이성호 (산업과학기술연구소 반도체연구팀) ;
  • 서광 (산업과학기술연구소 반도체연구팀) ;
  • 김동수 (산업과학기술연구소 반도체연구팀) ;
  • 류근걸 (산업과학기술연구소 반도체연구팀) ;
  • 홍필영 (포스코휼스(주) R&D팀)
  • Published : 1995.11.01

Abstract

기존의 웨이퍼 박막속에 절연박막이 삽입된 SOI(Silicon On Insulator) 웨이퍼 구조와 관련한 반도체 기판 재료가 커다른 관심을 끌어 왔으나, SOI 평가기술은 아직까지 체계적으로 확립된 것이 없으며, DLTS(Deep Level Transient Spectroscopy) 등을 이용한 전기적 평가는 거의 이루어지지 않은 상태이다. 본 연구에서는 직접접합된 웨이퍼를 약 10um내외의 활성화층을 형성시킨 6인치 P-형 SOI 웨이퍼를 제작하여 DLTS로 측정, 평가를 하였고, DLTS 측정후 관찰될 수 있는 에어지 트랩(Energy Trap)과 후속 열처리에서의 트랩의 변화등을 관찰하여, 후속 열처리조건에 따른 접합된 SOI 웨이퍼 계면의 안정화된 조건을 확보하였다.

Keywords