• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.05a
• /
• pp.983-986
• /
• 2008

SCADA 시스템과 관련된 많은 표준 프로토콜이 등장하고 있는데, 앞으로 DNP, IEC61850, DLMS 등의 프로토콜들이 공존하는 형태로 발전할 것으로 예상된다. 본 논문은 이러한 프로토콜들의 공존을 위한 범용 SCADA 게이트웨이 개발을 위해 분석한 IEC 61850의 통신기능을 소개하고 있다.

• Proceedings of the KIEE Conference
• /
• 2008.11a
• /
• pp.373-375
• /
• 2008

TTCN-3(Testing & Test Control Notation Version 3) defined in EISI(2001) are the standardized test specification and test implementation language of applicable for all kinds of black-box testing for reactive and distributed system, telecom systems, Mobile system, Internet, CORBA based system, java, XML, etc. This paper using the TTCN-3 on an Electric Power IT Protocol DLMS(Device Language Message Specification) standards for the implementation of the device equipment test the suitability of the protocol.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.726-727
• /
• 2011

국내 스마트 그리드 산업 발달이 가속화 됨과 더불어 스마트 미터에 대한 표준도 구체화 단계에 접어들고 있다. 현재 한전 표준 저압 전력량계 규격에 원격 펌웨어 업그레이드 기능이 추가가 되면서 기존 스마트 미터에 기능을 추가하기 위한 방법에 업계의 관심이 쏠리고 있으며, 물리적인 원격 펌웨어 업그레이드 방법에 대한 1차적인 접근뿐 아니라 미터의 기능에 최적화 되기 위한 업그레이드 과정의 구성방법, 안정적이고 강인한 펌웨어 전송 및 업그레이드를 위한 구체적인 방법까지 총체적으로 연구될 필요가 있다. 본 논문에서는 원격 펌웨어 업그레이드 방법을 위한 일반적인 방법들에 대한 고찰과 장 단점을 논하고 실제 하드웨어를 구성하여 DLMS프로토콜을 통해 원격업데이트 기능을 구현하였다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.27 no.8
• /
• pp.67-74
• /
• 2013

Major utilities have been focusing on R&D and nationwide business of AMI system which plays a vital role in SmartGrid whose concept is to maximize energy efficiency and optimize electric power facility management with exchanging real time information between utilities and consumers based on ICT technologies in power grid. In this paper, we suggest a power loss monitoring method using KEPCO's AMI system which is operating in fields and with the acquisition of AMI data and analyses verify the validation of a power loss monitoring method.

• The Journal of the Acoustical Society of Korea
• /
• v.15 no.1E
• /
• pp.89-94
• /
• 1996

This paper deals with the application of the LMS algorithm as a decision-directed adaptive equalizer in a communication receiver which also employs a sophisticated decoding scheme such as the Viterbi algorithm, in which the desired signal, hence the error, is not available until several symbol intervals later because of decoding delay. In such applications the implemented weight updating algorithm becomes DLMS and major penalty is reduced convergence speed. Therefore, every effort should by made to keep the delay as small as possible if it is not avoidable. In this paper we present a modified implementation in which the effects of the decoding delay can be avioded and perform some computer simulations to check the validity and the performance of the new implementation.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2011.06a
• /
• pp.323-324
• /
• 2011

유틸리티에서 검침은 고객에게 제공한 에너지의 사용량을 계량하고 요금을 부과하기 위한 중요한 정보이며 검침방법이 종래의 인력검침에서 자동원격검침으로 발전함에 따라 계량기에서 검침서버로 전송되는 통신망에서 보안관리가 중요시 되고 있다. 보안의 방법은 중간의 통신망 형태, 통신 매체, 전송되는 데이터의 구조 등을 반영하여 적정한 보안방법이 적용되어야 하겠지만 본 논문에서는 현재 전기검침에 적용되는 국제규격 DLMS/COSEM데이터의 구조를 분석하고 기밀성을 보장하기 위한 방안을 제시하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.05a
• /
• pp.942-945
• /
• 2008

SCADA 시스템의 중요성은 날로 커지고 있으며, 이에 따라 많은 표준 프로토콜이 등장하고 있다. 앞으로 DNP, IEC61850, DLMS 등의 프로토콜들이 공존하는 형태로 발전할 것으로 예상되는데, 본 논문은 이러한 프로토콜간 공존을 위한 범용 SCADA 게이트웨이 개발을 위해 IEC 61850 표준을 분석한 결과를 소개하고 있다. IEC 61850의 특징은 강력한 데이터 모델링과 공학 도구의 적용인데, 범용 SCADA 게이트웨이를 위해선 IEC61850에서 제안하는 모델링과 기존 시스템에서 이용하고 있는 데이터 모델간 변환이 필요하다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2000.05a
• /
• pp.465-469
• /
• 2000

This paper describes a single-chip full-custom implementation of pipelined adaptive decision-feedback equalizer (PADFE) using a 0.25-${\mu}{\textrm}{m}$ CMOS technology for wide-band wireless digital communication systems. To enhance the throughput rate of ADFE, two pipeline stage are inserted into the critical path of the ADFE by using delayed least-mean-square (DLMS) algorithm Redundant binary (RB) arithmetic is applied to all the data processing of the PADFE including filter taps and coefficient update blocks. When compared with conventional methods based on two's complement arithmetic, the proposed approach reduces arithmetic complexity, as well as results in a very simple complex-valued filter structure, thus suitable for VLSI implementation. The design parameters including pipeline stage, filter tap, coefficient and internal bit-width and equalization performance such as bit error rate (BER) and convergence speed are analyzed by algorithm-level simulation using COSSAP. The singl-chip PADFE contains about 205,000 transistors on an area of about 1.96$\times$1.35-$\textrm{mm}^2$. Simulation results show that it can safely operate with 200-MHz clock frequency at 2.5-V supply, and its estimated power dissipation is about 890-mW.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.12
• /
• pp.60-69
• /
• 2000

This paper describes a single-chip full-custom implementation of pipelined adaptive decision-feedback equalizer(PADFE) using a 0.25-${\mu}m$ CMOS technology for wide-band wireless digital communication systems. To enhance the throughput rate of ADFE, two pipeline stages are inserted into the critical path of the ADFE by using delayed least-mean-square(DLMS) algorithm. Redundant binary (RB) arithmetic is applied to all the data processing of the PADFE including filter taps and coefficient update blocks. When compared with conventional methods based on two's complement arithmetic, the proposed approach reduces arithmetic complexity, as well as results in a very simple complex-valued filter structure, thus suitable for VLSI implementation. The design parameters including pipeline stage, filter tap, coefficient and internal bit-width, and equalization performance such as bit error rate (BER) and convergence speed are analyzed by algorithm-level simulation using COSSAP. The single-chip PADFE contains about 205,000 transistors on an area of about $1.96\times1.35-mm^2$. Simulation results show that it can safely operate with 200-MHz clock frequency at 2.5-V supply, and its estimated power dissipation is about 890-mW. Test results show that the fabricated chip works functionally well.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.21-21
• /
• 2018

다양한 소재(금속, 세라믹, 고분자 소재 등)들이 3차원 형상기반 적층제조법에 적용되고 있는데, 금속 소재를 이용하여 3D 프린팅 법으로 치과용 수복물을 제조하는 연구가 많이 보고되고 있다. 하지만, 티타늄 또는 티타늄 합금 분말을 이용하여 3D 프린팅 법으로 제작한 치과용 보철물에 관한연구 보고는 많지 않다. Kanazawa 등 (2014)은 Ti-6Al-4V 합금분말을 이용하여 SLM법으로 총의치 용 framework를 제작하여 주조법으로 제작한 것과 비교 평가하였고, Mangano 등(2013)은 Ti-6Al-4V 합금분말로 지름이 작은 일체형 (1-piece narrow-diameter) 임플란트를 SLS법으로 제작하여 16명의 환자에게 식립한 다음, 2년간 관찰하였고, Mangano 등 (2014)은 cone-beam computed tomography (CBCT) data를 3D이미지로 변환시켜 DLMS법으로 치근 형상의 임플란트를 제작하여 15명의 환자에게 식립한 다음, 1년간 관찰하였다. 또한 서울대학교 및 연세대학교 치과생체재료과학교실 (2016)에서는 3D 프린팅 법으로 제작한 티타늄 시편과 기계 가공한 티타늄 시편의 물성을 비교하였다. 그러나 티타늄 합금 분말을 이용하여 3D 프린팅 법으로 제작한 치과용 보철물을 실제 임상에 적용하는 단계에서 기존 기계가공 방식으로 제작한 티타늄 보철물과 3D 프린팅 법으로 제작한 티타늄 보철물의 물성과 표면특성을 다양하게 비교 평가하는 것이 필요하여 본 연구에서는 3D 프린팅 법으로 제작한 티타늄 시편과 기계 가공한 티타늄 시편의 물성특성과 표면특성을 비교하여 조사하였다.