• 제목/요약/키워드: DCT

검색결과 1,153건 처리시간 0.046초

저전력 DCT를 이용한 MPEG-4 AVC 압축에 관한 연구 (A Study on the Implementation of Low Power DCT Architecture for MPEG-4 AVC)

  • 김동훈;서상진;박상봉;진현준;박노경
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.371-372
    • /
    • 2007
  • In this paper we present performance and implementation comparisons of high performance two dimensional forward and inverse Discrete Cosine Transform (2D-DCT/IDCT) algorithm and low power algorithm for $8{\times}8$ 20 DCT and quantization based on partial sum and its corresponding hardware architecture for FPGA in MPEG-4. The architecture used in both low power 20 DCT and 2D IDCT is based on the conventional row-column decomposition method. The use of Fast algorithm and distributed arithmetic(DA) technique to implement the DCT/IDCT reduces the hardware complexity. The design was made using Mentor Graphics Tools for design entry and implementation. Mentor Graphics ModelSim SE6.1f was used for Verilog HDL entry, behavioral Simulation and Synthesis. The 2D DCT/IDCT consumes only 50% of the Operating Power.

  • PDF

연산공유 승산 알고리즘을 이용한 내적의 최적화 및 이를 이용한 1차원 DCT 프로세서 설계 (Optimization Design Method for Inner Product Using CSHM Algorithm and its Application to 1-D DCT Processor)

  • 이태욱;조상복
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제53권2호
    • /
    • pp.86-93
    • /
    • 2004
  • The DCT algorithm needs an efficient hardware architecture to compute inner product. The conventional design method, like ROM-based DA(Distributed Arithmetic), has large hardware complexity. Because of this reason, a CSHM(Computation Sharing Multiplication) was proposed for implementing inner product by Park. However, the Park's CSHM has inefficient hardware architecture in the precomputer and select units. Therefore it degrades the performance of the multiplier. In this paper, we presents the optimization design method for inner product using CSHM algorithm and applied it to implementation of 1-D DCT processor. The experimental results show that the proposed multiplier is more efficient than Park's when hardware architectures and logic synthesis results were compared. The designed 1-D DCT processor by using proposed design method is more high performance than typical methods.

칼라채널의 DCT 계수 변경을 이용한 스테레오 영상 삽입 (Stereo Image Insertion using Alteration of DCT Coefficients of Color Channels)

  • 이호근;천성렬;하영호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 신호처리소사이어티 추계학술대회 논문집
    • /
    • pp.175-178
    • /
    • 2003
  • This paper proposes a stereo image insertion technique on DCT coefficients using the embedded method developed in the digital watermarking in due consideration of compatibility with conventional 2D system such JPEG, and MPEG. In conventional transmission method users with conventional digital TV cannot watch the transmitted 3D image sequence as 2D image, because of affectivity of conventional 3D image compression. To give an answer, in this paper, DCT coefficients are changed according to its disparity on YCbCr channels. Our method can insert stereo images into a conventional image compression method based on DCT.

  • PDF

DCT/LDA를 이용한 얼굴 인식 (Face Recognition Using DCT/LDA)

  • 이흔진;박현선;김경수;김희정;정병희;하명환;김회율
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
    • /
    • pp.2024-2027
    • /
    • 2003
  • 본 논문에서는 얼굴 인식 분야에서 사용되는 PCA/LDA 알고리즘을 대신하기 위해 DCT/LDA 알고리즘을 제안하였다. PCA/LDA를 이용한 얼굴 인식의 경우 PCA 를 이용하여 얼굴 영상을 적은 수의 특징 값으로 표현한 다음 LDA를 수행한다. 그러나 PCA는 트레이닝 과정의 계산량이 많고 트레이닝 셋이 변할 때마다 기저 벡터가 변화한다. PCA/LDA의 단점을 개선하기 위해 계산량이 적고 기저 벡터가 일정한 DCT의 계수를 사용한다. DCT/LDA를 사용할 경우 특징 값을 빠르게 추출하면서 PCP/LDA와 유사한 성능을 얻을 수 있다. 실험을 통하여 포즈 변화와 조명 변화가 있는 얼굴 데이터 셋에서 최고 97.8%의 인식률을 보였다.

  • PDF

FPGA를 이용한 HDTV인코더를 위한 DCT회로의 구현 (DCT Implementation on FPGA for HDTV Encoder)

  • 김우철;정규철;고광철;정재명
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 하계종합학술대회 논문집(4)
    • /
    • pp.235-238
    • /
    • 2002
  • This paper presents a way of a novel FPGA implementation of DCT. It shows how to limit the required bits on each DCT processing step, instead of implementing high-cost 64-bit floating-point arithmetic of IEEE Std 754-1985 on FPGA. ID-DCT implementation has been done which operates at 30 frame per second with 1920${\times}$1080 resolution.

  • PDF

AC 및 DC 성분 워터마크 삽입하는 DCT기반 워터마킹 (AC and DC Components Embedding DCT-based Watermarking)

  • 신용달;황의창;권성근;김영춘;장종국;권기룡
    • 한국멀티미디어학회:학술대회논문집
    • /
    • 한국멀티미디어학회 2003년도 춘계학술발표대회논문집
    • /
    • pp.362-365
    • /
    • 2003
  • 본 논문은 DCT기반에서 AC 및 DC 성분에 워터마크를 삽입하는 워터마킹 방법을 제안하였다. DCT는 원영상을 8×8 블록으로 나누어서 행하였으며, 삽입한 워터마크 데이터는 평균 0, 분산 1, 길이가 1000인 정규분포 랜덤시퀀스를 사용하였다. 이 워터마크 데이터의 크기에 따라 DCT의 DC 및 AC 성분에 삽입한다. 제안한 워터마킹 알고리듬의 성능을 확인하기 위해서 컴퓨터 시뮬레이션을 수행한 결과, 제안 방법이 기존의 워터마크 방법보다 비가시성 및 견고성 면에서 우수함을 확인하였다

  • PDF

Laplacian pdf를 적용한 DCT 계수의 역양자화 (Inverse quantization of DCT coefficients using Laplacian pdf)

  • 강소연;이병욱
    • 한국통신학회논문지
    • /
    • 제29권6C호
    • /
    • pp.857-864
    • /
    • 2004
  • MPEG이나 JPEG 영상 압축 표준에서는 영상을 블록 단위로 나누어서 DCT를 하고 양자화 시킨다. 그리고 역양자화 값으로 양자화 구간의 중앙값을 사용한다. DCT 평균제곱 오차를 줄이려면 평균값을 사용하는 것이 최적이나 현재에는 uniform 분포를 가정하고 중앙값을 사용한다. 따라서 본 논문에서는 DCT 계수의 확률 분포함수가 Laplacian 분포를 따른다고 가정하고 역양자화 값으로 평균값을 사용했을 때 PSNR 개선 정도를 살펴왔다. 그리고 보정전의 양자화 오차와 보정 후의 양자화 오차를 이론적인 수식으로 나타내 보았다. 보정으로 인한 양자화잡음의 감소치의 이론적인 최대 값은 1.66 ㏈이다. 실험결과 제안된 대표값을 취했을 경우 기존의 방법보다 PSNR이 0.2∼0.4 ㏈정도 향상된다.

DCT영역에서의 시그마 필터설계와 응용 (Design of Sigma Filter in DCT Domain and its application)

  • 김명호;엄민영;최윤식
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
    • /
    • pp.178-180
    • /
    • 2004
  • In this work, we propose new method of sigma filtering for efficient filtering and preserving edge regions in DCT Domain. In block-based image compression technique, the image is first divided into non-overlapping $8{\times}8$ blocks. Then, the two-dimensional DCT is computed for each $8{\times}8$ block. Once the DCT coefficients are obtained, they are quantized using a specific quantization table. Quantization of the DCT coefficients is a lossy process, and in this step, noise is added. In this work, we combine IDCT matrix and filter matrix to a new matrix to simplify filtering process to remove noise after IDCT in spatial domain, for each $8{\times}8$ DCT coefficient block, we determine whether this block is edge or homogeneous region. If this block is edge region, we divide this $8{\times}8$ block into four $4{\times}4$ sub-blocks, and do filtering process for sub-blocks which is homogeneous region. By this process, we can remove blocking artifacts efficiently preserving edge regions at the same time.

  • PDF

DCT 기반의 조명 보정과 고차 지역 패턴 서술자를 이용한 얼굴 인식 (Face Recognition using High-order Local Pattern Descriptor and DCT-based Illuminant Compensation)

  • 최성우;권오설
    • 방송공학회논문지
    • /
    • 제21권1호
    • /
    • pp.51-59
    • /
    • 2016
  • 본 논문에서는 다양한 조명하에서 얼굴 인식의 정확성을 향상시키기 위하여 DCT 기반의 조명 보상 기법을 제안하였다. 제안한 방법은 DCT 공간으로 변환된 입력영상에서 저주파 영역은 조명의 정보를 포함하는 것을 이용하여 저주파 성분의 DCT 계수를 목표로 하는 조명으로 변환함으로써 조명을 보상하는 방법이다. 이때, 견고한 얼굴 특징을 추출하기 위해서 고차 지역 패턴 서술자를 이용하여 방향성에 강인한 특징점을 추출하였다. 실영상을 이용한 실험에서 최대 95% 이상의 인식률로써 제안한 알고리즘의 성능을 확인하였다.

DCT 변환 계수를 이용한 축소/확대 (Upsampling and Downsampling using DCT Coefficients)

  • 박일철;권구락
    • 한국정보통신학회논문지
    • /
    • 제15권8호
    • /
    • pp.1714-1719
    • /
    • 2011
  • 각종 시각 매체들이 발달함에 따라 대부분의 영상들은 고화질의 영상을 사용하고 있다. 그 만큼 전송할 때 많은 용량을 전송해야 하기 때문에 압축된 형태를 지향하고 있으며 이뿐만 아니라 소형기기의 디스플레이 장치에 알맞은 영상을 제공해야 하는 필요성이 제기되고 있다. 본 논문에서는 DCT 영역에서 영상을 축소/확대하여 계산 량을 줄이면서 디스플레이 장치에 알맞은 영상 크기 조절 방법을 제시한다. 제안하는 방법은 DCT 영역에서 영상의 해상도를 조절할 수 있기 때문에 기존의 방법들에 비해 높은 PSNR 값을 보인다.