• 제목/요약/키워드: DC bias voltage

검색결과 274건 처리시간 0.025초

유도결합 C1$_2$/CF$_4$/Ar 플라즈마를 이용한 CeO$_2$ 박막 식각후 표면반응 (Surface Reactions after the Etching of CeO$_2$ Thin films using Inductively Coupled C1$_2$/CF$_4$/Ar Plasmas)

  • 이병기;김남훈;장윤성;김경섭;김창일;장의구
    • 마이크로전자및패키징학회지
    • /
    • 제9권2호
    • /
    • pp.27-31
    • /
    • 2002
  • 본 연구에서는 ICP 식각장비에서 700 W의 RF전력과 -200 vo1t의 dc 바이어스 전압 및 15 mTorr의 반응로 압력에서 $Ar/CF_2$ 혼합가스에 $C1_2$가스를 첨가하면서 $CeO_2$ 박막을 식각하였다 최대식각 속도는 10%의 $C1_2$ 가스를 첨가하였을 시에 250 $\AA$/min이었고, 이 조건에서 SBT에 대한 식각 선택비는 0.4이었다. XPS를 이용하여 식각된 $CeO_2$ 박막의 표면반응을 검토하였다. Ce 피크는 대부분 $CeO_2$또는 $Ce_2O_3$형태로 Ce-O 결합상태임을 관찰할 수 있었다. 대부분의 Cl 피크는 CeClx 또는 $Ce_x/O_yCl_z$ 형태로 Ce 원자와 결합하고 있었다

  • PDF

Cylindrical Magnetron을 사용한 실리콘의 반응성 이온 건식식각의 특성에 관한 연구 (A Study on the Characterisitics of Reactive Ion Etching)

  • 염근영
    • 한국재료학회지
    • /
    • 제3권4호
    • /
    • pp.327-335
    • /
    • 1993
  • Helmholz구성을 가진 두개의 전자석에 의해 작동되는 RF cylindrical magnetron을 사용하여 이의 플리즈마 성질을 가한 자장의 함수로 조사하고, 또한 $CHF_3$$CF_4/H_2$를 3mTorr의 낮은 압력하에서 사용하여 실리콘의 반응성 이온 건식식각 특성을 조사하였다. 또한 여러 자장의 크기 및 개스 분위기하에서 식각한 실리콘으로 제조한 Schottky다이오드의 전류-전압 특성으로 식각으로 인한 실리콘의 손상정도를 측정하였다. Cylindrical magnetron에 가한 자장을 증가시킴에 따라 플라즈마내이온밀도 및 분해될 개스밀도(radical density)가 직선적으로 증가하였으며 시편이 위치한 전극에 유도되는 직류 자기 바이아스 전압(dc self-bais voltage)은, 반면, 지수적인 감소를 하였다. 100Gauss부근의 자장을 가한 경우에 최대의 식각속도를 갖고 이때의 실리콘의 식각속도가 자장을 가하지 않은 경우에 비해서 5배정도로 증가하였으며, 전지적인 특성 역시 습식방법을 사용하여 식각한 실리콘에 가까운 정도의 이온 손상이 없느 식각상태를 얻을 수 있었다.

  • PDF

DTV 중계기에서의 UHF 전송장치용 구동증폭단의 구현 및 성능평가에 관한 연구 (A Study on Fabrication and Performance Evaluation of a Driving Amplifier Stage for UHF Transmitter in Digital TV Repeater)

  • 이영섭;전중성
    • 한국항해항만학회지
    • /
    • 제27권5호
    • /
    • pp.505-511
    • /
    • 2003
  • 본 논문에서는 UHF(470∼806 MHz) 대역에서 전송장치로 사용 가능한 DTV 중계기용 1 Watt 급 구동증폭단을 설계 및 제작하였다. 구동증폭단은 유전율 2.53, 두께 0.8 mm 기판을 사용하여, 전치증폭기 및 1 Watt 단위증폭기를 단일기판상에 집적화 하였다. 바이어스 전압 28 V DC, 전류 900 mA를 구동증폭단에 인가하였을 때, 470∼806 MHz의 대역에서 53.5 dB 이상의 이득, $\pm$0.5 dB의 이득 평탄도 및 -12 dB 이하의 입ㆍ출력 반사손실이 나타났다. 또한 출력전력이 1 Watt일 때 사용주파수 대역에서 2 MHz 주파수 간격의 두 신호를 구동증폭단에 입력하여 설계사양보다 우수한 48 dBc 이상의 상호변조왜곡 특성이 나타남을 알 수 있었다.

고속용 p-MOSFET에서 NBTI 스트레스에 의한 GIDL 전류의 특성 분석 (The Characteristics Analysis of GIDL current due to the NBTI stress in High Speed p-MOSFET)

  • 이용재;송재열;이종형;한대현
    • 한국정보통신학회논문지
    • /
    • 제13권2호
    • /
    • pp.348-354
    • /
    • 2009
  • 본 논문은 p-MOS 트랜지스터에서 음 바이어스 온도 불안정(NBTI) 전류 스트레스 인가에 의해서 드레인 전류, 문턱 전압, 문턱 전압아래 기울기, 게이트유기 드레인 누설(GIDL) 전류가 변화하는 열화특성을 측정하고 분석하였다. 스트레스 시간, 온도와 전계 의존에 연관된 열화 크기는 실리콘/산화막 계면에서 계면 트랩 생성에 좌우된다는 것으로 나타났다. 문턱 전압의 변화와 문턱 전압아래 기울기 사이에 상관관계로부터, 소자 열화에 대한 중요한 메카니즘이 계면 상태의 생성과 관련이 있다는 것을 분석하였다. GIDL 측정 결과로부터, NBTI 스트레스에 기인한 계면상태에서 전자 정공쌍의 생성이 GIDL 전류의 증가를 가져온다. 그러므로 초박막 게이트 산화막 소자에서 NBTI 스트레스 후에 GIDL 전류 증가를 고려하여 야만 한다. 또한, 신뢰성 특성과 dc 소자 성능을 동시에 고려함이 초고집적 CMOSFET의 스트레스 공학기술에서 상당히 필수불가결하다.

Cl$_2$/Ar 가스 플라즈마에 $O_2$ 첨가에 따른 Pt 식각 특성 연구 (The Study on the Etching Characteristics of Pt Thin Film by $O_2$ Addition to $_2$/Ar Gas Plasma)

  • 김창일;권광호
    • 전자공학회논문지D
    • /
    • 제36D권5호
    • /
    • pp.29-35
    • /
    • 1999
  • Pt박막의 ICP 식각을 위한 Cl\sub 2 \/Ar 가스 플라즈마에 O\sub 2\ 가스를 첨가하여 Pt 식각 메카니즘을 XPS와 QMS로 조사하였다. 또한 single Langmuir probe를 사용하여 이온전류밀도를 Ar/Cl\sub 2 \/O\sub 2\ 가스 플라즈마에서 측정하였다. O\sub 2\가스 첨가비가 증가할수록 Cl과 Ar species가 급격하게 감소하고 이온전류밀도 역시 감소함을 QMS와 single Langmuir probe로 확인하였다. Pt 식각율의 감소는 O\sub 2\가스 첨가비가 증가할수록 반응성 species와 이온전류밀도의 감소에 기인함을 의미한다. 150 nm/min의 치대 식각율과 2.5의 산화막식각 선택비가 50 sccm의 Ar/Cl\sub 2 \/O\sub 2\ 가수 유량, 600 W의 RF 전력, 125 V의 dc 바이어스 전압 및 10mTorr의 반응로 압력에서 얻었다.

  • PDF

국부적 자속 포화 현상을 이용한 리엑터 및 변압기의 공극 등가 모델에 관한 연구 (Study on Transformer and Inductor Using Equivalent Air gap to Partial Flux Saturation)

  • 박성준;이상훈;김정훈
    • 한국산업융합학회 논문집
    • /
    • 제17권3호
    • /
    • pp.103-112
    • /
    • 2014
  • BY the Transformers and reactors, the input electrical energy is converted into magnetic energy. At the end through the magnetic energy was passed at the output parameter. Specially At the flyback transformer or a reactor airgap were designed to contain more magnetic energy. But that work is very difficult for the optimal design. It is that Contradictions are between the length of the Air-gap, Winding inductance, DC bias. As to e Several conflicting conditions in order to determine the optimum Air-gap has a lot of experience and trial & error is necessary. The approach proposed in this paper, the auxiliary winding on the core attached to part of primary core, that by applying a DC voltage has a dramatic effect like Core with designed Air-gap. This inventiveness and advantage is to regulate arbitrarily the Saturation Flux Quantity by the input signal to secondary winding. Accordingly obtained the biggest effect is that increasing limits of the saturation current destined by the material and shape of the conventional core. In other words, that can decreas the size of the transformer and reactor, While maintaining the current saturation capacity. This paper, prove its effect as using the local flux saturation in transformers and reactors for research by the computer program using the finite element method (FEM) simulation, followed by actual experiment to verify

WPON 응용을 위한 고속 CMOS어레이 광트랜스미터 (A High Speed CMOS Arrayed Optical Transmitter for WPON Applications)

  • 양충열;이상수
    • 한국통신학회논문지
    • /
    • 제38B권6호
    • /
    • pp.427-434
    • /
    • 2013
  • 본 논문은 멀티 채널의 어레이 집적 모듈을 갖는 광트랜시버를 위한 2.5 Gbps 어레이 VCSEL driver의 설계 및 구현에 관한 것이다. 본 논문에서는 광트랜시버에 적용된 1550 nm high speed VCSEL을 드라이브하기 위하여 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 자동 광전력제어 기능을 갖는 2.5 Gbps VCSEL (수직 공진기 표면 방출 레이저) 드라이버 어레이를 구현하였다. 광트랜스미터의 폭넓은 대역폭 향상을 위해 2.5 Gbps VCSEL Driver에 네가티브 용량성 보상을 갖는 능동 궤환 증폭기 회로를 채용한 결과 기존 토폴로지에 비해 대역폭, 전압 이득 및 동작 안정성의 뚜렷한 향상을 보였다. 4채널 칩은 최대 변조 및 바이어스 전류하에서 1.8V/3.3V 공급에서 140 mW의 DC 전력만 소모하고, 다이 면적은 기존 본딩 패드를 포함하여 $850{\mu}m{\times}1,690{\mu}m$를 갖는다.

전류 적분기를 이용한 2V CMOS 연속시간 필터 설계 (Design of 2V CMOS Continuous-Time Filter Using Current Integrator)

  • 안정철;유영규;최석우;윤창헌;김동용
    • 전자공학회논문지C
    • /
    • 제35C권9호
    • /
    • pp.64-72
    • /
    • 1998
  • 본 논문에서는 상보형 high swing cascode 전류미러를 이용하여 저전압, 저전력 구동이 가능하고 고주파수 응용이 가능한 전류 적분기를 설계하였다. 간단한 전류미러로 구성된 적분기는 적분기의 비 이상적인 입력, 출력 저항 때문에 출력 전류 오차가 발생하는데 제안된 전류 적분기는 출력 저항이 증가하여 출력 전류의 오차가 감소하였다. 설계된 무손실, 유손실 전류 적분기를 이용한 설계 예로 3차 버터워스 저역통과 필터를 개구리도약형으로 구현하였다. 필터 구현시 무손실 전류 적분기의 위상 추이 때문에 발생하는 차단주파수 부근에서의 크기 특성 왜곡을 predistortion 설계법을 이용하여 감소시켰다. 설계된 전류모드 필터를 0.8㎛ CMOS n-well 공정 파라미터를 이용하여 SPICE 시뮬레이션한 결과 단일 2V 공급 전압에서 차단주파수는 20MHz, 전력소모는 615㎼를 갖는다. 또한 필터의 차단주파수는 DC 바이어스 전류에 의해 동조 할 수 있다.

  • PDF

Strain-Relaxed SiGe Layer on Si Formed by PIII&D Technology

  • Han, Seung Hee;Kim, Kyunghun;Kim, Sung Min;Jang, Jinhyeok
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
    • /
    • pp.155.2-155.2
    • /
    • 2013
  • Strain-relaxed SiGe layer on Si substrate has numerous potential applications for electronic and opto- electronic devices. SiGe layer must have a high degree of strain relaxation and a low dislocation density. Conventionally, strain-relaxed SiGe on Si has been manufactured using compositionally graded buffers, in which very thick SiGe buffers of several micrometers are grown on a Si substrate with Ge composition increasing from the Si substrate to the surface. In this study, a new plasma process, i.e., the combination of PIII&D and HiPIMS, was adopted to implant Ge ions into Si wafer for direct formation of SiGe layer on Si substrate. Due to the high peak power density applied the Ge sputtering target during HiPIMS operation, a large fraction of sputtered Ge atoms is ionized. If the negative high voltage pulse applied to the sample stage in PIII&D system is synchronized with the pulsed Ge plasma, the ion implantation of Ge ions can be successfully accomplished. The PIII&D system for Ge ion implantation on Si (100) substrate was equipped with 3'-magnetron sputtering guns with Ge and Si target, which were operated with a HiPIMS pulsed-DC power supply. The sample stage with Si substrate was pulse-biased using a separate hard-tube pulser. During the implantation operation, HiPIMS pulse and substrate's negative bias pulse were synchronized at the same frequency of 50 Hz. The pulse voltage applied to the Ge sputtering target was -1200 V and the pulse width was 80 usec. While operating the Ge sputtering gun in HiPIMS mode, a pulse bias of -50 kV was applied to the Si substrate. The pulse width was 50 usec with a 30 usec delay time with respect to the HiPIMS pulse. Ge ion implantation process was performed for 30 min. to achieve approximately 20 % of Ge concentration in Si substrate. Right after Ge ion implantation, ~50 nm thick Si capping layer was deposited to prevent oxidation during subsequent RTA process at $1000^{\circ}C$ in N2 environment. The Ge-implanted Si samples were analyzed using Auger electron spectroscopy, High-resolution X-ray diffractometer, Raman spectroscopy, and Transmission electron microscopy to investigate the depth distribution, the degree of strain relaxation, and the crystalline structure, respectively. The analysis results showed that a strain-relaxed SiGe layer of ~100 nm thickness could be effectively formed on Si substrate by direct Ge ion implantation using the newly-developed PIII&D process for non-gaseous elements.

  • PDF

도플러 레이더를 위한 X-Band SOM 설계 (Design of X-Band SOM for Doppler Radar)

  • 정선화;황희용
    • 한국전자파학회논문지
    • /
    • 제24권12호
    • /
    • pp.1167-1172
    • /
    • 2013
  • 본 논문에서는 하나의 트랜지스터로 발진과 주파수 혼합이 동시에 이루어지는 self-oscillating-mixer(SOM) 방식을 적용하여 높은 변환 이득을 갖는 X-band 도플러 레이더를 설계하였다. SOM의 위상 잡음 특성을 향상시키기 위하여 ${\lambda}/2$ slotted square patch resonator(SSPR) 공진기를 제안하였으며, 동일 주파수에서 기존 공진기에 비해 50 %의 면적 감소와 175.4의 높은 Q값을 이루었다. 제작된 SOM은 저 전력 시스템을 구현하기 위해 1.7 V의 낮은 바이어스 전압을 인가해 주었으며, 높은 변환 이득을 위하여 트랜지스터의 pinch-off voltage 근처를 동작점으로 설정하였고, 변환 이득이 최대가 되도록 최적화 하였다. 제안된 SOM의 출력 파워는 10.65 GHz에서 -3.16 dBm으로 측정되었으며, DC Power consumption은 7.65 mW로 상대적으로 작은 전력을 소모한다. 또한, 9.48 dB의 높은 변환 이득 특성과 100 kHz offset에서 -90.91 dBc/Hz의 위상 잡음 특성을 나타내며, 이때 성능지수(FOM)는 -181.8 dBc/Hz 으로 다른 SOM에 비해 7 dB 이상 개선되었다.