• 전기학회논문지
• /
• 제57권7호
• /
• pp.1285-1289
• /
• 2008

In this paper, we design COMS system bus that the 1553 Data Bus is able to link all the units of the satellite managed by the SCU using one Prime Data Bus and on Redundant Data Bus. Also we analyze MIL-STD-1553B bus load and relevant exchange memory budgets in system bus of the COMS satellite. This data is used in the satellite mission and software design by system engineer.

• 한국ITS학회 논문지
• /
• 제4권3호
• /
• pp.51-59
• /
• 2005

버스의 서비스 질을 향상시키기 위해서 시행중인 버스정보시스템은 버스의 도착 예정시간을 산정하기 위해서 일정주기동안 통행한 버스의 데이터를 바탕으로 신경망 모형, 칼만필터링, 이동평균법등의 알고리즘을 사용하여 예측한다. 하지만 버스의 데이터 결측으로 인하여 버스의 도착 예정 시간을 산정하기 어려울 때는 버스의 시간대별 패턴 데이터를 구축하여 이를 활용하지만, 일반적으로 오차의 범위가 크다. 따라서 본 연구에서는 도착 예정 시간을 산정하기 위해 링크에 설치된 대기행렬 검지기 자료를 이용하여 버스의 링크통행 시간을 산정한다. CORSIM Version 5.1 시뮬레이션 패키지를 이용하여 검지기 지점 속도를 보정하여 검지기 지점속도를 바탕으로 버스의 통행시간을 산정한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권2호
• /
• pp.117-126
• /
• 2012

This paper provides a method for compression transmission of on-chip bus data. As the data traffic on on-chip buses is rapidly increasing with enlarged video resolutions, many video processor chips suffer from a lack of bus bandwidth and their IP cores have to wait for a longer time to get a bus grant. In multimedia data such as images and video, the adjacent data signals very often have little or no difference between them. Taking advantage of this point, this paper develops a simple bus data compression method to improve the chip performance and presents its hardware implementation. The method is applied to a Video Codec - 1 (VC-1) decoder chip and reduces the processing time of one macro-block by 13.6% and 10.3% for SD and HD videos, respectively

• 한국항공운항학회지
• /
• 제17권3호
• /
• pp.70-77
• /
• 2009

We proposed the method of avionics integrated architecture using high-speed fiber optic bus. Typically, data bus of aircraft consists of electronic and optic data transmission method. Avionics systems are difficult to operate the electronic data transmission method for the high speed data processing, synchronization and interconnection between flight control system and flight management system efficiently. In this paper, it is known to look into the problem of data bus and the advanced trend in avionics systems, and propose the appropriate data bus of the advanced avionics systems.

• 자동차안전학회지
• /
• 제12권4호
• /
• pp.39-47
• /
• 2020

In this study, crash situations of representative bus crash types were elicited by analyzing a total of 1,416 bus repair record which were collected in 2018~2019. K-means clustering was used as a methodology for this study. Bus repair record contain the information of repair term, type of bus operation, responsibility of accident, weather condition, road surface condition, type of accident, other party, type of road and type of location for each data. Also, by checking collision parts of each bus repair record, each record was classified by types of collision regions. From this, 760 record are classified to frontal type, 363 record are classified to middle-frontal type, 374 record are classified to middle-rear type and 331 record are classified to rear type. As mentioned, k-means clustering was performed on each type of collision parts. As a result, this study analyzed the severity of bus crash based on actual bus accident data which are based on bus repair record not the crash data from the TAAS. Also, this study presented crash situation of representative bus crash types. It is expected that this study can be expanded to analyzing hydrogen bus crash and defining indicators of hydrogen bus safety.

• 한국정보통신학회논문지
• /
• 제10권6호
• /
• pp.1045-1054
• /
• 2006

본 논문에서는 MIL-STD-1553 data bus 네트워크의 다중화를 위한 버스 인터페이스 모듈의 설계에 관하여 기술하였다. 일반적으로 MIL-STD-1553 네트워크는 단일 레벨의 버스 토플로지를 사용하지만 응용 시스템의 구조에 따라 데이터 버스의 다중화가 요구된다. 버스의 다중화를 위해서는 마이크로 프로세서가 사용되며, 시스템의 하드웨어와 소프트웨어의 추가 기능이 요구된다. 설계된 인터페이스 모듈은 마이크로 프로세서의 사용 없이 통신용 트랜시버와 간단한 전자회로로 구성되어 있다. 하드웨어 테스트 및 소프트웨어 시뮬레이션 통하여 설계 제작된 모듈의 성능을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.96-102
• /
• 2008

SoC의 버스 구조에는 싱글버스와 다중버스로 구분된다. 싱글버스는 전송을 원하는 여러 개의 마스터 중 선택된 하나의 마스터만이 데이터 트랜잭션을 수행할 수 있다. 반면에 다중버스는 개별적으로 동작이 가능한 버스를 브리지를 통해 연결하여 각각의 버스에서 여러 데이터를 병렬 처리할 수 있다. 그러나 현재의 버스에서 다른 버스로 데이터 통신을 수행할 경우, 레이턴시가 급격하게 증가할 수 있다. 게다가, 다중버스의 성능은 마스터의 개수, 슬레이브의 종류 등에 따라 쉽게 바뀔 수가 있다. 이에 본 논문에서는 TLM(Transaction Level Model) 시뮬레이션 방법을 이용하여 마스터의 개수, SDRAM, SRAM, 레지스터 등의 슬레이브 종류에 따른 싱글버스와 다중버스 아키텍처의 성능을 정량적으로 비교 분석하였다.

• 한국BIM학회 논문집
• /
• 제8권3호
• /
• pp.12-19
• /
• 2018

The research aims to find implications of machine learning and urban big data as a way to construct the flexible transportation network system of smart city by responding the urban context changes. This research deals with a problem that existing a bus headway model is difficult to respond urban situations in real-time. Therefore, utilizing the urban big data and machine learning prototyping tool in weathers, traffics, and bus statues, this research presents a flexible headway model to predict bus delay and analyze the result. The prototyping model is composed by real-time data of buses. The data is gathered through public data portals and real time Application Program Interface (API) by the government. These data are fundamental resources to organize interval pattern models of bus operations as traffic environment factors (road speeds, station conditions, weathers, and bus information of operating in real-time). The prototyping model is implemented by the machine learning tool (RapidMiner Studio) and conducted several tests for bus delays prediction according to specific circumstances. As a result, possibilities of transportation system are discussed for promoting the urban efficiency and the citizens' convenience by responding to urban conditions.

• 전기전자학회논문지
• /
• 제13권2호
• /
• pp.101-107
• /
• 2009

집적회로의 공정기술 및 설계기술이 발전함에 따라 많은 IP가 하나의 반도체 칩에 집적되어 하나의 시스템을 구성하는 SoC 설계가 많이 이루어지고 있다. 본 논문에서는 다양한 IP 간에 효율적인 데이터 통신이 이루어지도록 버스 상의 전송 특성에 따라 버스모드를 동적으로 재구성하는 SoC 3중 버스 구조를 제안한다. 제안된 버스는 다중-단일버스 모드, 단일-다중버스 모드로 재구성이 가능하며 따라서 단일버스 모드와 다중버스 모드의 장점을 모두 갖는다. 실험결과 제안된 버스구조는 기존의 고정된 버스구조보다 독립적이며 데이터 전송시간을 단축시킬 수 있음을 확인하였다. 그리고 제안된 버스구조를 JPEG 시스템에 적용한 결과 다중버스구조보다 평균 22%의 전송시간 단축을 얻을 수 있었다.

• 전자공학회논문지C
• /
• 제35C권1호
• /
• pp.34-41
• /
• 1998

In this paper, I designed a P1394 serial bus chip as new bus interface architecture which can transmit the multimedia data at the rate of 400 Mbps and guarantee necessary bandwidth. because multimedia data become meaningless data after appropriate time, it is necessary to transfer multimedia data in real time, P1394 serial bus chip designed in this paper support isochronous transfer mode to solve this problem. Also, designed P1394 serial bus chip can transfer high quality video data or high quality audio data because it support the speed of 400 Mbps. While user must set device ID manually in previous interface such as SCSI, device ID is automatically determined if user connect each node with designed P1394 serial bus cable and power on. To design this chip, I verified the behavioral of the entrire system and synthesized layout. Also, I did layout the analog blocks and blocks which must be optimized in full custom.