• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2005년도 전력전자학술대회 논문집
• /
• pp.23-26
• /
• 2005

This paper describes the design, construction and implementation of matrix converter based on space vector modulation technique. The matrix converter provides sinusoidal input and output wave forms, bidirectional power flow, controllable input power factor and a compact design, compared to the VSI with diode rectification stage at the input. The implemented prototype of matrix converter is built using the exclusive IGBT module and has an input filter, overvoltage protection circuit and commutation means for overcoming practical issues. The good results tested using an induction motor are also presented.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1058-1063
• /
• 2020

본 논문은 생체 신호 및 센서 신호 처리를 위하여 저전력으로 동작하는 12비트 SAR A/D 변환기를 제안한다. 기존의 SAR A/D 변환기의 전력소모를 줄이고자, 동적 전류를 감소시켜 전체 전력 소모를 감소시켰다. 동적 전류를 감소시키기 위해서 C-DAC 비트 스위치를 동작시키는 샘플링 시간을 클럭 생성기의 샘플링 시간과 다르게 인가하였다. 추가적으로 SAR A/D 변환기의 전체 전력소모 중 70%를 차지하는 디지털 블록의 공급전압을 0.6V로 낮춰 설계하였다. 제안하는 SAR A/D 변환기는 CMOS 65nm 공정 1-poly 6-metal을 사용하여 설계하였으며, 1.2V의 공급전압으로 동작하며, ENOB는 10.1 비트, INL/DNL은 ±0.5LSB/±1.2LSB이며, 전체 전력소모는 31.2uW이고 FoM은 2.8fJ/step 이다.

• 전자공학회논문지C
• /
• 제35C권10호
• /
• pp.22-29
• /
• 1998

본 논문에서는 휴대용 영상신호처리 시스템에 집적화할 수 있는 전류예측기와 모듈형 기준전류원을 이용한 10비트 저전력 전류구동 CMOS A/D 변환기를 설계하였다. 전류예측기와 모듈형 기준 전류원을 사용함으로써 2단 플래시구조를 갖는 A/D 변환기에 비해 비교기와 기준전류원의 개수를 줄일 수 있게 되었고, 따라서 설계된 A/D변환기의 저전력 동작이 가능하였다. 설계된 10비트 저전력 전류구동 CMOS A/D 변환기는 0.6㎛ n-well single-poly triple metal CMOS 공정을 사용하여 제작되었다. +5V 단일 공급전압하에서 동작할 때 측정된 전력소모는 94.4mW이며, 아날로그 입력 전류범위는 16㎂에서 528㎂로 측정되었으며, INL과 DNL은 각각 ±1LSB, ±0.5LSB이하로 나타났다. 또한 10MSamples/s의 변환속도를 나타내었고, 제작된 10비트 전류구동 CMOS 4/D 변환기의 유효 칩면적은 1.8㎜ x 2.4㎜이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.599-603
• /
• 1988

In this paper, a flash type A/D converter using Variable Threshold Logic circuit is designed and is layonted by double metal CMOS 2 um design rule. Comparator and register string which is the basic elements of a general flash type A/D converter are substituted by simple comparator circuit which is slightly modified from cmos inverter.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1994년도 하계학술대회 논문집 A
• /
• pp.505-508
• /
• 1994

This paper describes an implementation of a single phase PWM ac/dc converter whose control scheme can be directly applied to the rectification of ac traction system. Power circuit using self-commutated switching devices(GTO) provides input power factor correction with dc voltage regulation. Effective compensation of load variations and line disturbance can be accomplished by real time instantaneous control of ac input current and dc link voltage using 32 bit floating point DSP. Parallel operation of two converters reduces the input line current ripple. Experimental results of the two parallel converter system are shown in the 20KW range for the verification of the system.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.352-361
• /
• 2010

본 논문에서는 C-대역 위성 통신용 20 W급 주파수 상향 변환기(BUC: Block Up Converter)를 소형화하기 위한 설계 방안을 제안하고, 이에 따른 제작 및 측정 결과를 제시하였다. 개발된 주파수 상향 변환기는 모뎀의 신호를 입력받아 적절한 주파수 필터링과 신호 세기 조절 및 전력 증폭 기능을 수행하며, 중간 주파수 회로, 국부 발진기 및 주파수 혼합기, 구동 증폭기, 전력 증폭기, 도파관 회로 및 전원 모듈의 6개 블럭으로 구성된다. 본 논문에서는 BUC를 소형화하기 위하여 개별 블럭을 각각 제작하여 케이블 등으로 연결하는 대신, 하나의 하우징 내에서 집적화하여 제작함으로써, $21{\times}14{\times}11cm^3$의 크기만을 가지도록 하였다. 특히 가장 큰 면적을 차지하는 도파관 필터 및 마이크로스트립-도파관 변환기를 하우징에 직접 제작하여 크기를 축소시켰다. 또한 Elliptic 필터를 포함한 다양한 마이크로스트립 필터를 설계하여 스퓨리어스 및 하모닉 규격을 만족시켰다. 제작된 주파수 상향 변환기는 43.7 dBm의 출력, 65 dB 이상의 이득, ${\pm}1.84$의 이득 평탄도, -35.7 dBc의 IMD3, -105 dBc의 하모닉 값을 가지는 우수한 특성을 나타내었다.

• 전기학회논문지
• /
• 제66권3호
• /
• pp.522-532
• /
• 2017

In this paper, a new method of SVPWM implementation for 3-Phase 3-Leg 3-Level AC/DC converter known as the Vienna converter is proposed. Also the performances of PI and PR controller used in AC input current controller are compared. To verify the proposed method, PSIM, a power electronics simulation program, is utilized. The performances of the proposed new method and the two existing methods are compared through simulation and experiment. Also PI and PR controller in AC input current controller are compared through 10[kW] Vienna converter system.

• 한국산학기술학회논문지
• /
• 제19권2호
• /
• pp.639-643
• /
• 2018

전자 시스템이 소형화, 이동성의 요구에 따라 전력 변환의 필요성이 계속 증가하고 있다. 또한 전력 변환에는 전력 효율과 함께 전력 변환시스템의 소형화를 위해 적용하는 스위칭에 의한 잡음으로부터 시스템 안정성이 보장되어야 한다. 따라서 전력 변환시 스위칭 잡음을 감소시킬 수 있는 대책이 필수적이다. 본 논문에서는 DC/DC Buck Converter회로를 구성하였고, reference plane을 갖는 4층 PCB 회로 구조에서 부품의 배치를 변경할 경우 발생하는 스위칭 잡음특성을 비교 분석하였다. 또한, Reference Plane을 제거한 양면 PCB회로 구조에서 부품 배치를 달리하였을 경우 스위칭 잡음 특성을 각각 시뮬레이션으로 비교 분석하였다. 그 결과 4층 PCB회로 구조에서는 Current return path에 따라 Radiated Emission 특성이 12dB, Conducted Emission 특성이 7~8dB 감소됨을 확인하였다. 또한 양면 PCB회로 구조에서는 Conducted Emission이 20~25dB 감소됨을 확인하였다. 이로써 전력 변환 회로를 설계할 경우 Current return path의 구성에 따라 잡음 특성을 향상시킬 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제28권1C호
• /
• pp.14-23
• /
• 2003

본 논문에서는 2 Ms/s의 데이터 rate와 12-비트의 해상도를 갖는 Sigma-delta modulator의 구조를 제안한다. Sigma-delta modulator는 oversampling과 노이즈 shaping의 두 가지 특성으로 인해 낮은 해상도의 A/D 변환기와 결합하여 높은 해상도를 갖는 A/D 변환기의 구현이 가능하다는 장점으로 audio 응용 분야에 널리 사용되어 왔다. 그러나, Sigma-delta modulator를 무선 데이터 통신 등 다양한 응용 분야에서 사용하기 위해서는 좀더 높은 데이터 rate를 갖는 Sigma-delta modulator에 관한 연구가 필요하게 되었다. 본 논문에서 제안한 Sigma-delta modulator 구조는 기존의 64 내지 256의 oversampling비를 16으로 낮추어 sampling을 하여 기존의 수 십에서 수 백 Ks/s정도의 데이터 rate를 1 Ms/s 이상의 높은 데이터 rate에서 동작하도록 하였다. 그리고 두 개의 2차 Sigma-delta modulator를 Cascade 구조로 연결하고, 이득을 최적화하여 4차의 Sigma-delta modulator와 유사한 결과를 얻을 수 있었다. 내부에는 1-비트 A/D, D/A 변환기를 채용하여 부가적인 calibration 회로가 필요 없도록 하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.847-850
• /
• 1998

One of the most difficult problem of designing VLSI is a mixed-circuit design, that is to design circuit containing both analog parts and digital parts. Digital to analog converter and analog to digital converter is a typical case. Especially it can be a serious problem when mixed circuit are put into a large digital circuit like microcontroller. However nowadays this problem is settled by separating analog circuit parts outside the IC. This technique is based on converting a digital signal into a pulse sequence. Then an analog signal is obtained by averaging this pulse sequence at the external low-pass filter. An anlog to digital converter is designed using a stochastic logic instead of a traditional PWM (pulse-width modulation) signal and ins implemente dusing FPGa. Stochastic pulse sequence can be made as a simple circuits and moreover can be mathematically processed by simple circuits -AND gates. The spectral property of stochastic pulse sequence method is better than that of PWM method. So it make easy to design a external low-pass filter. This technique has important advantages, especially the reduction of the ADC cost.