• 한국진공학회지
• /
• 제21권6호
• /
• pp.301-311
• /
• 2012

결정질 태양전지 등의 도핑 공정에 적용하기 위한 플라즈마 제트 장치의 기초 방전 특성을 조사한다. 대기압에서의 아르곤 플라즈마 제트와 대기 압력변화에 대한 대기 플라즈마 제트, 그리고 아르곤 분위기 압력 변화에 대한 플라즈마 제트의 전류-전압은 전형적인 정상 글로우 방전의 특성을 갖는다. 대기압 플라즈마 제트의 방전 전압은 약 2.5 kV의 높은 전압이 요구되며, 대기 및 아르곤 플라즈마 제트는 200 Torr 이하의 낮은 압력에 대한 방전 전압은 약 1 kV가 된다. 도핑용 실리콘 웨이퍼에 조사되는 단일 채널 플라즈마 제트의 전류는 인가전압의 조정에 의하여 수 10~50 mA의 고 전류를 용이하게 얻는다. 플라즈마 제트를 웨이퍼에 조사하는 경우에 웨이퍼의 온도 상승은 정상상태에서 약 $200^{\circ}C$가 된다. 실리콘 웨이퍼에 도핑 용재인 액상의 인산을 도포하여 플라즈마를 조사한 결과 얻어진 인 원자의 도핑 분포는 플라즈마 제트 도핑의 가능성을 보여준다.

• 한국전기전자재료학회논문지
• /
• 제30권8호
• /
• pp.525-529
• /
• 2017

Molybdenum oxide ($MoO_3$) offers pivotal advantages for high optical transparency and low light reflection. Considering device fabrication, n-type $MoO_3$ semiconductor can spontaneously establish a junction with p-type Si. Since the energy bandgap of Si is 1.12 eV, a maximum photon wavelength of around 1,100 nm is required to initiate effective photoelectric reaction. However, the utilization of infrared photons is very limited for Si photonics. Hence, to enhance the Si photoelectric devices, we applied the wide energy bandgap $MoO_3$ (3.7 eV) top-layer onto Si. Using a large-scale production method, a wafer-scale $MoO_3$ device was fabricated with a highly crystalline structure. The $MoO_3/p-Si$ heterojunction device provides distinct photoresponses for long wavelength photons at 900 nm and 1,100 nm with extremely fast response times: rise time of 65.69 ms and fall time of 71.82 ms. We demonstrate the high-performing $MoO_3/p-Si$ infrared photodetector and provide a design scheme for the extension of Si for the utilization of long-wavelength light.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.399-399
• /
• 2013

Metal silicides는 Si 기반의microelectronic devices의 interconnect와 contact 물질 등에 사용하기 위하여 그 형성 mechanism과 전기적 특성에 대한 연구가 많이 이루어지고 있다. 이 중 Rare-earth(RE) silicides는 저온에서 silicides를 형성하고, n-type Si과 낮은 Schottky Barrier contact (~0.3 eV)을 이룬다. 또한 낮은 resistivity와 Si과의 작은 lattice mismatch, 그리고 epitaxial growth의 가능성, 높은 thermal stability 등의 장점을 갖고 있다. RE silicides 중 ytterbium silicide는 가장 낮은 electric work function을 갖고 있어 n-channel schottky barrier MOSFETs의 source/drain으로 주목받고 있다. 또한 Silicon 기반의 CMOSFETs의 성능 향상 한계로 인하여 germanium 기반의 소자에 대한 연구가 이루어져 왔다. Ge 기반 FETs 제작을 위해서는 낮은 source/drain series/contact resistances의 contact을 형성해야 한다. 본 연구에서는 저접촉 저항 contact material로서 ytterbium germanide의 가능성에 대해 고찰하고자 하였다. HRTEM과 EDS를 이용하여 ytterbium germanide의 미세구조 분석과 면저항 및 Schottky Barrier Heights 등의 전기적 특성 분석을 진행하였다. Low doped n-type Ge (100) wafer를 1%의 hydrofluoric (HF) acid solution에 세정하여 native oxide layer를 제거하고, 고진공에서 RF sputtering 법을 이용하여 ytterbium 30 nm를 먼저 증착하고, 그 위에 ytterbium의 oxidation을 방지하기 위한 capping layer로 100 nm 두께의 TiN을 증착하였다. 증착 후, rapid thermal anneal (RTA)을 이용하여 N2 분위기에서 $300{\sim}700^{\circ}C$에서 각각 1분간 열처리하여 ytterbium germanides를 형성하였다. Ytterbium germanide의 미세구조 분석은 transmission electron microscopy (JEM-2100F)을 이용하였다. 면 저항 측정을 위해 sulfuric acid와 hydrogen peroxide solution (H2SO4:H2O2=6:1)에서 strip을 진행하여 TiN과 unreacted Yb을 제거하였고, 4-point probe를 통하여 측정하였다. Yb germanides의 면저항은 열처리 온도 증가에 따라 감소하다 증가하는 경향을 보이고, $400{\sim}500^{\circ}C$에서 가장 작은 면저항을 나타내었다. HRTEM 분석 결과, deposition 과정에서 Yb과 Si의 intermixing이 일어나 amorphous layer가 존재하였고, 열처리 온도가 증가하면서 diffusion이 더 활발히 일어나 amorphous layer의 두께가 증가하였다. $350^{\circ}C$ 열처리 샘플에서 germanide/Ge interface에서 epitaxial 구조의 crystalline Yb germanide가 형성되었고, EDS 측정 및 diffraction pattern을 통하여 안정상인 YbGe2-X phase임을 확인하였다. 이러한 epitaxial growth는 면저항의 감소를 가져왔으며, 열처리 온도가 증가하면서 epitaxial layer가 증가하다가 고온에서 polycrystalline 구조의 Yb germanide가 형성되어 면저항의 증가를 가져왔다. Schottky Barrier Heights 측정 결과 또한 면저항 경향과 동일하게 열처리 증가에 따라 감소하다가 고온에서 다시 증가하였다.

• 한국진공학회지
• /
• 제22권4호
• /
• pp.188-192
• /
• 2013

반도체 소자의 소형화, 고집적화로 박막의 다층화 및 선폭 감소로 인한 실리콘 웨이퍼와 금속 박막 사이의 확산을 방지하기 위한 많은 연구가 이루어지고 있다. 본 연구는 tungsten (W)을 주 물질로 증착시 nitrogen (N)의 유량을 2.5~10 sccm으로 변화시키며 증착된 확산방지막의 nano-mechanics 특성에 대해 연구하였다. 증착률, 비저항 및 결정학적 특성을 ${\beta}$-ray backscattering spectroscopy, 4-point probe, X-ray diffraction (XRD)을 이용하여 측정한 후 Nano-indenter를 사용하여 nano-mechanics 특성을 조사하였다. 그 결과 질소 가스 유량이 5 sccm 포함된 박막에서 표면 경도(surface hardness)는 10.07 에서 15.55 GPa로 급격하게 증가하였다. 이후 질소가스의 유량이 7.5 및 10 sccm에서는 표면 경도가 각각 12.65와 12.77 GPa로 질소 가스 유량이 5 sccm인 박막보다 표면경도가 상대적으로 감소하였다. 이는 박막 내 결정질과 비정질의 W과 N의 결합 비율의 차이에 의한 영향으로 생각되며, 또한 압축응력에 기인한 스트레스 증가가 원인으로 판단된다.

• 한국전기전자재료학회논문지
• /
• 제35권6호
• /
• pp.603-609
• /
• 2022

Passivation quality is mainly governed by epitaxial growth of crystalline silicon wafer surface. Void-rich intrinsic a-Si:H interfacial layer could offer higher resistivity of the c-Si surface and hence a better device efficiency as well. To reduce the resistivity of the contact area, a modification of void-rich intrinsic layer of a-Si:H towards more ordered state with a higher density is adopted by adapting its thickness and reducing its series resistance significantly, but it slightly decreases passivation quality. Higher resistance is not dominated by asymmetric effects like different band offsets for electrons or holes. In this study, multilayer of intrinsic a-Si:H layers were used. The first one with a void-rich was a-Si:H(I₁) and the next one a-SiO_x:H(I₂) were used, where a-SiO_x:H(I₂) had relatively larger band gap of ~2.07 eV than that of a-Si:H (I₁). Using a-SiO_x:H as I₂ layer was expected to increase transparency, which could lead to an easy carrier transport. Also, higher implied voltage than the conventional structure was expected. This means that the a-SiO_x:H could be a promising material for a high-quality passivation of c-Si. In addition, the i-a-SiO_x:H microstructure can help the carrier transportation through tunneling and thermal emission.