• 제목/요약/키워드: Code Complexity

검색결과 590건 처리시간 0.029초

100Gb/s급 광통신시스템을 위한 3-병렬 Reed-Solomon 기반 FEC 구조 설계 (Three-Parallel Reed-Solomon based Forward Error Correction Architecture for 100Gb/s Optical Communications)

  • 최창석;이한호
    • 대한전자공학회논문지SD
    • /
    • 제46권11호
    • /
    • pp.48-55
    • /
    • 2009
  • 본 논문에서는 차세대 100-Gb/s급 광통신 시스템을 위한 3-병렬 Reed-Solomon (RS) 디코더 기반의 고속 Forward Error Correction (FEC) 구조를 제안한다. 제안된 16채널 RS기반 FEC 구조는 4개의 신드롬 계산 블록이 1개의 Key Equation Solver (KES) 블록을 공유하는 3-병렬 4채널 RS 기반 FEC 구조 4개로 구성되어 있다. 제안하는 100-Gb/s RS 기반 FEC는 1.2V의 공급전압의 $0.13{\mu}m$ CMOS 공정을 이용하여 구현하였다. 구현 결과 제안된 RS기반 FEC 구조는 300MHz의 동작 주파수에서 115-Gb/s 의 데이터 처리율을 가지며, 기존의 RS 기반 FEC 구조에 비해 높은 데이터 처리율과 낮은 하드웨어 복잡도를 보여주고 있다.

IEEE 802.11n 무선 랜 표준용 LDPC 복호기 설계 (A Design of LDPC Decoder for IEEE 802.11n Wireless LAN)

  • 정상혁;신경욱
    • 대한전자공학회논문지SD
    • /
    • 제47권5호
    • /
    • pp.31-40
    • /
    • 2010
  • 본 논문에서는 IEEE 802.11n 무선 랜 표준용 LDPC 복호기 프로세서를 설계하였다. 설계된 프로세서는 IEEE 802.11n 표준의 블록길이 1,944와 부호화율 1/2의 패리티 검사 행렬을 지원하며, 하드웨어 감소를 위해 최소합 알고리듬과 layered 구조를 적용하였다. 최소합 알고리듬의 특징을 이용한 검사노드 메모리 최소화 방법을 고안하여 적용하였으며, 이를 통해 기존방법의 메모리 크기의 25%만을 사용하여 구현하였다. 설계된 프로세서를 $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과, 200,400 게이트와 19,400 비트의 메모리로 구현되었으며, 80 MHz@2.5V로 동작하여 약 135 Mbps의 성능을 갖는다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작 검증과 복호성능을 분석하였으며, 이를 통해 설계된 LDPC 복호기의 유용성을 입증하였다.

통계적 방법을 이용한 방사성 물질의 해양 확산 평가 (A Study on the Oceanic Diffusion of Liquid Radioactive Effluents based on the Statistical Method)

  • 김숭평;이경진
    • Journal of Radiation Protection and Research
    • /
    • 제23권1호
    • /
    • pp.1-6
    • /
    • 1998
  • 영광 원전 지역에 적용될 수 있는 액체 방사성 물질의 확산 모델을 개발하였다. 영광에서의 해양 확산 조건은 매우 복잡하기 때문에 수치적 모델을 적용하는 것은 매우 어렵다. 따라서 비교적 단순하면서도 신뢰성 있는 미규제 지침 1.113에서 제시한 통계적 모델을 적용하였다. 이를 통해, 발전소 운전 조건이나, 피폭 경로에 따른 희석 인자를 계산할 수 있는 컴퓨터 코드를 개발하였다. 액체 방사성 물질의 확산에 대해서, 혼합 범위에 따라 근거리 혼합 모델과 원거리 혼합 모델로 구분하여 모델을 개발하였다. 근거리 혼합 현상은 부력과 초기 운동량 및 난류에 의해 결정된다. 원거리 혼합에서는 대기 중의 구름 확산과 유사하게 가우시안푸륨 모델을 적용할 수 있다. 서로 다른 피폭 경로에 대해 물리적으로 타당한 적분을 수행함으로서, 경로에 따른 희석 인자를 구할 수 있었다. 개발된 모델을 사용하여 계산한 결과에 의하면, 현행 영광 ODCM에 사용되는 희석 인자는 상당히 과평가되어 있음을 알 수 있다.

  • PDF

철도 환경에서 ZigBee 수신기를 위한 효율적인 채널 추정 기법 (Efficient Channel Estimation Method for ZigBee Receiver in Train Environment)

  • 이진구;김대현;김재훈;김영록
    • 전자공학회논문지
    • /
    • 제53권4호
    • /
    • pp.12-19
    • /
    • 2016
  • 고속 열차에 무선 센서 네트워크를 구성하여 센서 데이터를 이용한 모니터링 시스템에 대한 연구들이 진행됨에 따라, 열차 외부와 내부 간의 통신 시에 발생하는 철도 무선 채널 특성에 대한 연구가 요구된다. 특히, 무선 채널에 다중경로 지연특성이 있는 경우 심볼간 간섭에 따른 성능 열화를 막기 위한 등화기 및 채널 추정기가 요구될 수 있다. 따라서, 본 논문에서는 실제 고속열차에서 IEEE 802.15.4 규격으로 구성되는 ZigBee 송수신기를 이용하여 수신신호를 측정하고, 측정된 수신신호를 분석하여 다중경로가 최대 두 개인 다중경로 지연특성을 확인하였다. 그리고, 확인 된 철도 환경에서 다중경로 지연특성을 고려하여, IEEE 802.15.4 데이터 칩 시퀀스 특성을 이용한 저복잡도의 채널 추정 기법을 제안하고, 제안 기법에 대한 복잡도 및 성능 오차 분석 후 적용 가능성을 검증하였다.

새로운 DCME 알고리즘을 사용한 고속 Reed-Solomon 복호기 (High-Speed Reed-Solomon Decoder Using New Degree Computationless Modified Euclid´s Algorithm)

  • 백재현;선우명훈
    • 대한전자공학회논문지SD
    • /
    • 제40권6호
    • /
    • pp.459-468
    • /
    • 2003
  • 본 논문에서는 차수 연산이 필요 없는 새로운 DCME 알고리즘 (Degree Computationless Modified Euclid´s Algorithm)을 사용한 저비용 고속 RS (Reed-Solomon) 복호기를 제안한다. 제안하는 구조는 차수 연산 및 비교 회로가 필요 없어 기존 수정 유클리드 구조들에 비해 매우 낮은 하드웨어 복잡도를 갖는다. 시스톨릭 에레이 (systolic array)를 이용한 제안하는 구조는 키 방정식 (key equation) 연산을 위해서 초기 지연 없이 2t 클록 사이클만을 필요로 한다. 또한, 3t+2개의 기본 셀 (basic cell)을 사용하는 DCME 구조는 오직 하나의 PE (processing element)를 사용하므로 규칙성 (regularity) 및 비례성(scalability)을 갖는다. 0.25㎛ Faraday 라이브러리를 사용하여 논리합성을 수행한 RS 복호기는 200㎒의 동작 주파수 및 1.6Gbps의 데이터 처리 속도를 갖는다. (255, 239, 8) RS 코드 복호를 수행하는 DCME 구조와 전체 RS 복호기의 게이트 수는 각각 21,760개와 42,213개이다. 제안하는 RS 복호기는 기존 RS 복호기들에 비해 23%의 게이트 수 절감 및 전체 지연 시간의 10%가 향상되었다.

A Novel Implementation of Rotation Detection Algorithm using a Polar Representation of Extreme Contour Point based on Sobel Edge

  • Han, Dong-Seok;Kim, Hi-Seok
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제16권6호
    • /
    • pp.800-807
    • /
    • 2016
  • We propose a fast algorithm using Extreme Contour Point (ECP) to detect the angle of rotated images, is implemented by rotation feature of one covered frame image that can be applied to correct the rotated images like in image processing for real time applications, while CORDIC is inefficient to calculate various points like high definition image since it is only possible to detect rotated angle between one point and the other point. The two advantages of this algorithm, namely compatibility to images in preprocessing by using Sobel edge process for pattern recognition. While the other one is its simplicity for rotated angle detection with cyclic shift of two $1{\times}n$ matrix set without complexity in calculation compared with CORDIC algorithm. In ECP, the edge features of the sample image of gray scale were determined using the Sobel Edge Process. Then, it was subjected to binary code conversion of 0 or 1 with circular boundary to constitute the rotation in invariant conditions. The results were extracted to extreme points of the binary image. Its components expressed not just only the features of angle ${\theta}$ but also the square of radius $r^2$ from the origin of the image. The detected angle of this algorithm is limited only to an angle below 10 degrees but it is appropriate for real time application because it can process a 200 degree with an assumption 20 frames per second. ECP algorithm has an O ($n^2$) in Big O notation that improves the execution time about 7 times the performance if CORDIC algorithm is used.

임베디드 OS를 적용한 전력용 디지털 장치의 개발 (A Development of Intelligent Electronic Device(IED) for Electric Power System applied embedded OS)

  • 오재훈;권효철;오성민;홍정기
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 제39회 하계학술대회
    • /
    • pp.936-937
    • /
    • 2008
  • As a micro computer or micro processor technology has been advanced, the essential part which consists of electric power system has been changed into intelligent electronic device(IED), that is one kind of embedded system. There are already many parts changed into digital from analog in control and maintenance devices of electric system. These trends make advanced and novel concepts of devices and systems, that we couldn't even imagine in the analog circumstances. Now, the rate's of change is comparatively slower than IT field that is mainly represented by mobile communication, but that is a big change in the history of electric industries. Some people in those field called it Power-IT, and there have been many kinds of researches. Accelerated systems to go digital, users always and continuously demand more convenient, practical, and new functions. So, a lot of electric system manufactures have had tasks realizing many kinds of functions in an electronic device. According to the high-end technologies in semi-conductor and micro-computer field, manufactures can fully satisfy almost all of customer's needs, but there are other kinds of problems, such as large amount of program code, increasing complexity in proportion with program amount, and the hardness of maintenance and revision of the program. So nowadays, the necessity of embedded OS was emerged as a solution, and many researchers and manufactures have concentrated on studies related to embedded OS and its application.

  • PDF

정규화 코드북을 이용한 분할 벡터 구조의 ISF 적응적 양자화 기법 (A Method of Adaptive ISF Split Vector Quantization Using Normalized Codebook)

  • 박지강;임종하;홍기봉;이인성
    • 한국음향학회지
    • /
    • 제30권5호
    • /
    • pp.265-272
    • /
    • 2011
  • 본 논문에서는 ISF 계수의 순서화 성질을 이용하여 광대역 음성부화기의 분할구조 벡터양자화기의 단점을 보완함으로써 ISF 계수 양자화의 성능을 개선하는 알고리즘을 제안한다. 음성 부호화기의 ISF 벡터양자화기는 계산량과 메모리 수요량을 줄이기 위하여 벡터분할 구조를 사용한다. 이러한 벡터 분할구조의 양자화기는 분할된 벡터 사이의 상관도를 이용하지 못하였다. 제안하는 알고리즘은 ISF 계수의 순서화 특징을 이용하여 정규화 코드북을 만든다. 그리고 양자화 된 분할 벡터로 정규화 코드북의 분포범위를 적응적으로 변화시킴으로써 양자화 하여야 할 분할 벡터의 코드북을 효율적으로 만들어 준다. 제안된 알고리즘은 분할 벡터사이의 저하된 상관도를 순서화 특징을 통하여 다시 이용하는 방법으로 표준화 코덱인 AMR-WB의 ISF 양자화기에 적용하여 1.5 bit정도의 성능 개선을 얻었다.

생물학적 유기체 모델을 이용한 가역 워터마킹 기반 비디오 콘텐츠 관리 및 제어 기법 (Reversible Watermarking based Video Contents Management and Control technique using Biological Organism Model)

  • 장봉주;이석환;권기룡
    • 한국멀티미디어학회논문지
    • /
    • 제16권7호
    • /
    • pp.841-851
    • /
    • 2013
  • 생물학적 유기체 모델에서의 바이러스 특성을 이용한 전염성 정보은닉 시스템은 비디오 인코더 및 디코더에 대해 각각 최적의 워터마크 은닉 및 검출 방법을 적용하고 비디오의 재생 또는 편집 등이 발생할 때마다 워터마크를 전이시킴으로써 각종 공격에 강인하게 함으로써 비디오 콘텐츠의 안전한 유통을 가능하게 하기 위한 방법이다. 본 논문은 전염성 정보은닉 시스템을 위한 전염성 정보의 생성과 빠르고 효율적인 가역 워터마킹 기법을 제안한다. 제안 기법은 비디오 콘텐츠 기반 가역 워터마킹을 위해 제어 코드및 콘텐츠 유효기간을 워터마크와 결합하여 전염시킨 후, 비디오 재생 시에 능동적으로 콘텐츠의 화질 및 워터마크 강도를 제어할 수 있으며, 실시간성을 만족하기 위해 계산복잡도가 낮게 설계되었다. 또한, 가역 워터마크 복원을 위한 시간지연이 발생하지 않도록 매크로블록 단위의 워터마크 및 부가정보 은닉이 수행된다. 실험결과 제안 기법이 실시간성을 만족하며, 공격받지 않은 비디오 비트스트림에 대해 가역 워터마크 검출 및 영상 복원 후 워터마크 손실은 0%였으며, 복원 후의 화질은 동일한 비트율로 압축한 비디오와 거의 동일함을 확인하였다.

진화한 설계 패러다임의 블루스펙 시스템 레벨 하드웨어 기술 언어 (An Advanced Paradigm of Electronic System Level Hardware Description Language; Bluespec SystemVerilog)

  • 문상국
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 춘계학술대회
    • /
    • pp.757-759
    • /
    • 2013
  • 수 년 전까지만 해도 Verilog나 VHDL과 같은 하드웨어 기술언어 (HDL)를 사용한 레지스터 전송수준의 설계 기법은 기존의 회로도에 의존했던 방법에 비해 최첨단의 기술로 인식되었고 현재까지도 디지털 회로를 설계하는 방법으로 가장 널리 사용되고 있다. 하지만 공정 기술의 발전으로 반도체 칩의 트랜지스터 집적도가 십억 개 단위를 훌쩍 넘어서는 시대가 열림에 따라, 레지스터 전송 수준에서 회로를 설계하는 것은 너무도 복잡한 일이 되어버려, 더 이상 시대의 요구에 부응하지 못하여 설계 패러다임이 상위수준에서 설계와 합성이 이루어지는 쪽으로 변화하여야 한다. 블루스펙 HDL은 현재까지 개발된 HDL 중 유일하게 시스템 레벨에서 회로를 설계하는 것을 가능하게 함과 동시에 합성이 가능한 코드를 생성해주는 언어이다. 본 고에서는, 아직 많이 알려지지는 않았지만, 진화한 설계 패러다임을 지향하는 블루스펙 HDL에 대해 소개하고 분석하도록 한다.

  • PDF