• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.333-336
• /
• 2002

In many cases, fuzzy modeling has a defect that the design procedure cannot be theoretically justified. To overcome this difficulty, we suggest a new design method for fuzzy model by combining genetic algorithm(GA) and mush set theory. GA, which has the advantages is optimization, and rule base. However, it is some what time consuming, so are introduce rough set theory to the rule reduction procedure. As a result, the decrease of learning time and the considerable rate of rule reduction is achieved without loss of useful information. The preposed algorithm is composed of three stages; First stage is quasi-optimization of fuzzy model using GA(coarse tuning). Next the obtained rule base is reduced by rough set concept(rule reduction). Finally we perform re-optimization of the membership functions by GA(fine tuning). To check the effectiveness of the suggested algorithm, examples for time series prediction are examined.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 D
• /
• pp.2120-2122
• /
• 2002

There are several types of control systems that use fuzzy logic controller as a essential system component. The majority of research work on fuzzy PID controller focuses on the conventional two-input PI or PD type controller. However, fuzzy PID controller design is a complex task due to the involvement of a large number of parameters in defining the fuzzy rule base. In this paper we combined conventional PI type and PD type fuzzy controller and set the initial parameters of this controller from the conventional PID controller gains obtained by Ziegler-Nichols tuning or other coarse tuning methods. After that, by replacing some of these parameters with sing1e neurons and making them to be adjusted by back-propagation learning algorithm we designed a neuro-fuzzy controller which showed good performance characteristics in both computer simulation and actual application.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2002년도 하계학술발표회
• /
• pp.188-189
• /
• 2002

기간망의 속도 증가와 더불어 가입자망치 고속화는 필수 불가결한 것으로 이를 위해 메트로 네트웍의 고속화에 대한 노력이 진행되고 있다. 메트로 네트웍 및 가입자망의 고속화를 위해서는 시스템의 저가화가 필요하다. CWDM(Coarse WDM)은 채널 간격이 10 - 25nm로 채널 간격이 넓기 때문에 복잡한 온도제어 없이 저가의 Uncooled DFB-LD 및 WDM 소자를 사용할 수 있어서, 메트로 네트웍의 대용량화를 보다 경제적으로 실현가능하기 때문에 CWDM 시스템이 유망한 것으로 받아들여지고 있다. (중략)

• 한국지능시스템학회논문지
• /
• 제12권4호
• /
• pp.334-340
• /
• 2002

본 논문에서는 상대적으로 큰 퍼지 엔트로피를 갖는 입력-출력 데이터 집단에 다중 회귀 분석을 적용하여 다차원 평면 클러스터를 생성하고, 이 클러스터를 새로운 퍼지 모델의 규칙으로 추가한 후 모델 파라미터의 개략 동조와 정밀 동조를 반복 수행하는 자기구성 퍼지 모델링을 제안한다 Weighted recursive least squared 알고리즘과 fuzzy C-regression model 클러스터링에 의해 퍼지 모델의 파라미터를 개략적으로 동조한 후 gradient descent 알고리즘에 의해 파라미터를 정밀 동조하면서 감수분열 유전 알고리즘을 이용하여 최적의 학습률을 탐색한다. 그리고, 자기구성 퍼지 모델링 기법을 이용하여 Box-Jenkins의 가스로 데이터, 비선형 다변수 정적 함수의 데이터, 하수처리 활성오니 공정과 Mackey-Glass 시계열 데이터의 모델링을 수행하고, 기존의 방법에 의한 모델링 결과와 비교하여 그 성능을 입증한다.

• Journal of electromagnetic engineering and science
• /
• 제9권1호
• /
• pp.25-31
• /
• 2009

This paper describes CMOS VCO circuit design procedures and techniques for multi-band/multi-standard RF transceivers. The proposed techniques enable a 4 GHz CMOS VCO to satisfy all requirements for Quad-band GSMIEDGE and WCDMA standards by achieving a good trade-off among important specifications, phase noise, power consumption, modulation performance, and chip area efficiency. To meet the very stringent GSM T/Rx phase noise and wide frequency range specifications, the VCO utilizes bond-wire inductors with high-quality factor, an 8-bit coarse tune capbank for low VCO gain(30$\sim$50 MHz/V) and an on-chip $2^{nd}$ harmonic noise filter. The proposed VCO is implemented in $0.13{\mu}m$ CMOS technology. The measured tuning range is about 34 %(3.17 to 4.49 GHz). The VCO exhibits a phase noise of -123 dBc/Hz at 400 kHz offset and -145 dBc/Hz at 3 MHz offset from a 900 MHz carrier after LO chain. The calculated figure of merit(FOM) is -183.5 dBc/Hz at 3 MHz offset. This fully integrated VCO occupies $0.45{\times}0.9\;mm^2$.

• 전기전자학회논문지
• /
• 제15권1호
• /
• pp.29-36
• /
• 2011

기존에 ADPLL(All Digital Phase Locked Loop)에서는 DCO(Digitally Controlled Oscillator)의 해상도를 향상시키기 위해 주로 dithering 기법이 사용되었다. 본 논문에서는 dithering 방식에서 발생하는 문제점을 보안하고자 DAC를 이용한 DCO의 해상도 확보 방법을 제안하였다. $0.13{\mu}m$ CMOS 공정을 이용하여 고해상도의 2.4GHz LC DCO를 무선 로컬 네트워크 통신에 적용 가능하도록 설계하였다. 설계된 DCO는 900MHz의 주파수 튜닝 범위를 가지고 발진하며 58.8Hz의 해상도를 보여준다. 주파수 컨트롤은 coarse, fine, DAC 배랙터 bank에 의해서 이루어지며, coarse와 fine bank는 PMOS 배랙터로, DAC bank는 NMOS 배랙터로 구성되었다. 각 배랙터 bank는 8비트의 디지털 입력으로 컨트롤된다. 설계된 DCO의 위상잡음은 1MHz 옵셋에서 -123.8dBc/Hz이다. 설계된 DCO는 공급전압 1.2V에서 4.2mA의 전류를 소모한다.

• 한국정보통신학회논문지
• /
• 제15권7호
• /
• pp.1543-1551
• /
• 2011

기존에 ADPLL(All Digital Phase Locked Loop)에서는 DCO(Digitally Controlled Oscillator)의 해상도를 향상시키기 위해 주로 디더링(dithering) 기법이 사용되었다. 본 논문에서는 디더링 방식에서 발생하는 문제점을 보안하고자 DAC(Digital-to-Analog Converter)를 이용한 DCO의 해상도 확보 방법을 제안하였다. 주파수 컨트롤은 coarse와 fine 바랙터(varactor) bank 그리고 DAC 바랙터에 의해서 이루어지며, coarse와 fine bank는 PMOS 바랙터로, DAC 바랙터는 NMOS 바랙터로 구현하였다. 각 바랙터 bank는 8비트의 디지털 입력으로 컨트롤된다. $0.13{\mu}m$ CMOS 공정을 이용하여 설계된 DCO는 약 2.8GHz~3.5GHz의 주파수 범위에서 발진하며 660MHz의 대역폭을 갖는다. DCO의 출력 주파수를 측정한 결과 해상도는 2.8GHz대역에서 73Hz이다. 설계된 DCO는 1M 옵셋(offset)에서 -119dBc/Hz의 위상 잡음 특성을 보이며, 1.2V 전원에서 4.2mA의 전류를 소모한다. 칩 면적은 PAD를 포함하여 $1.3mm{\times}1.3mm$이다.

• 한국전자파학회논문지
• /
• 제18권8호
• /
• pp.964-969
• /
• 2007

본 논문에서는 모바일 RFID 시스템 환경을 제시하였고, 그 환경에 적합한 저 잡음 차동 콜피츠 전압 제어 발진기를 구현하였다. 밀집 리더 환경에 맞춘 전압 제어 발진기는 $0.35{\mu}m$ 공정을 사용하였고, 주파수 범위는 RFID 주파수 범위인 $860{\sim}960 MHz$를 포함시킬 수 있도록 $1.55{sim}2.053 GHz$로 설계하였다. 2분주기 출력에서 측정한 위상 잡음은 오프셋 주파수가 40 kHz일 때 -106 dBc/Hz로 측정되었고, 1MHz일 때에는 -135 dBc/Hz로 측정되었다. 5 비트의 디지털 튜닝을 이용하여 낮은 발진기 이득(<45 MHz/V)을 갖게 하여 주파수 합성기에서의 위상 잡음 특성을 좋게 하였다. 설계한 차동 콜피츠 발진기의 FOM은 1.93 dB로 타 2 GHz 대역의 발진기들 보다 높게 측정되었다.

• 한국광학회지
• /
• 제17권3호
• /
• pp.273-277
• /
• 2006

홀버닝 광메모리의 광원으로서 상용 반도체 레이저 다이오드에 Littman형 및 고정방향 Littrow형 외부공진기를 결합하여 파장가변 레이저 다이오드 시스템을 제작하고 성능을 비교 분석하였다. 두 형태의 파장가변 레이저 다이오드 시스템 모두 0차 출력광은 단일종모드로 동작하며 CFP(Confocal Fabry-Perot)의 분해능인 9MHz이내의 선폭을 예상할 수 있었으며 다이오드 구동전류 140mA 및 동작 온도 $25^{\circ}C$의 조건하에서 거울 및 회절격자를 수동나사로 회전시키는 성긴 튜닝시 Littman형은 5.375nm, 고정방향 Littrow형은 13.65 nm이상의 파장가변 범위를 보였고 PZT (Piezoelectric Transducer)에 200Hz의 톱니파 전압을 인가해서 거울을 회전시키는 미세 튜닝 시 두 형태 모두 0.042nm의 범위 내에서 연속적인 파장가변이 가능하였다. 특히 고정방향 Littrow형 외부공진기는 출력광의 방향이 바뀌는 기존의 단점을 보강하였으며, 또한 외부공진기의 길이에 따른 최대파장가변 범위를 측정하였다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.117-124
• /
• 2009

본 논문에서는 UWB용 송수신기에서 LO 주파수를 생성해주는 주파수 합성기의 설계 결과를 보여주고 있다. 빠른 채널 스위칭 시간을 만족하기 위해서 1개의 PLL 과 여러 개의 분주기들과 SSB 믹서를 이용한 Sub-Band Generator로 구성하였으며, 전류 소모 및 면적을 최소화 하도록 설계하였다. 또한, 효과적인 주파수 플래닝을 통하여, 1개의 PLL로부터 생성된 636 MHz의 단일 주파수를 입력으로 받아 UWB Band Group 1 에 해당하는 3432 MHz, 3960 MHz, 4488 MHz의 중심 주파수를 발생시키는 Sub-Band Generator를 설계하였다. VCO의 튜닝 범위를 넓히면서도, 해상도를 높이기 위하여 MIM 커패시터, Varactor, DAC를 이용한 새로운 고 해상도 VCO 튜닝 기법을 제안하였다. 또한 본 논문에서 제안한 주파수 합성기의 구조는 기저 대역 모뎀의 ADC를 위한 클록을 공급하기 때문에 모뎀에서 ADC에 클록을 공급하기 위한 PLL을 제거할 수 있는 장점이 있다. VCO의 튜닝 범위는 1.2 GHz이며, 6336 MHz의 출력 주파수에서의 위상 잡음은 1 MHz 옵셋에서 -112 dBc/Hz 로 측정 되었다. UWB용 PLL 및 Sub-Band Generator는 0.13 ${\mu}m$ CMOS 공정으로 설계하였으며, 전체 Chip 면적은 2 ${\times}$ 2 mm2 이다. 전력 소모는 1.2 V 의 공급 전원에서 60 mW이다.