• 한국진공학회지
• /
• 제4권1호
• /
• pp.51-59
• /
• 1995

(001)방향 GaAs 기판과 Si/Co 박막의 계면반응 및 상평형에 관한 연구를 300-$700^{\circ}C$ 열처리 구간에서 행하였다. 반응에 의한 상전이 과정은 glancing angle X-ray diffraction(GXRD), Auger electron spectroscopy(AES) 및 cross-sectional transmission electron microscopy(GXRD), Auger electron spectroscopy(AES) 및 corss-sectional transmission electron microscopy(XTEM)을 이용하여 분석하였다. Si/Co/GaAs계의 계면반응에서 Co는 $380^{\circ}C$에서 GaAs 기판 및 Si와 반응하여 Co2GaAs과 Co2Si상을 형성하였다. $420^{\circ}C$에서 열처리 후, Co층은 모두 소모되었으며 단면구조는 Si/CoSi/CoGa(CoAs)/Co2GaAs/GaAs으로 전이되었다. $460^{\circ}C$까지 온도를 올려 계속적인 반응을 일으키면 CoGa와 CoAs이 분해되면서 CoSi가 성장하였고, $600^{\circ}C$에서는 Co2GaAs마저 분해되고 CoSi상이 성장하여 GaAs와 계면을 형성하였다. CoSi와 GaAs사이의 계면은 $700^{\circ}C$의 고온까지 안정하였으며 이러한 계면반응 결과는 계산에 의하여 구한 Si-Co-Ga-As 4원계 상태도로부터 이해될 수 있었다.

• 한국재료학회지
• /
• 제8권9호
• /
• pp.791-796
• /
• 1998

self-aligned silicide(salicide)제조시 CoSi2의 에피텍셜 성장을 돕기 위하여 Co와 Si 사이에 내열금속층을 넣은 Co/내열금속/Si의 실리사이드화가 관심을 끌고 있다. Hf 역시 Ti와 마찬가지로 이러한 용도로 사용될 수 있다. 한편, Co/Hf 이중층 salicide 트랜지스터가 성공적으로 만들어지기 위해서는 spacer oxide 위에 증착된 Co/Hf 이중층이 열적으로 안정해야 한다. 이러한 배경에서 본 연구에서는 SiO2기판 위에 증착한 Co 단일층과 Co/Hf 이중층을 급속열처리할 때 Co와 SiO2간의 계면과 Co/Hf와 SiO2간의 계면에서의 상호반응에 대하여 조사하였다. Co 단일층과 Co/Hf 이중층은 각각 $500^{\circ}C$와 $550^{\circ}C$에서 열처리한 후 면저항이 급격하게 증가하기 시작하였는데, 이것은 Co층이 SiO2와의 계면에너지를 줄이기 위하여 응집되기 때문이다. 이 때 Co/Hf의 경우 열처리후 Hf에 의하여 SiO2 기판이 일부 분해됨으로써 Hf 산화물이 형성되었으나, 전도성이 있는 HfSix 등의 화합물은 발견되지 않았다.

• 한국재료학회지
• /
• 제7권7호
• /
• pp.587-591
• /
• 1997

RBS와 XRD를 이용하여 C o-Nb이중층 실리사이드와 구리 배선층간의 열적안정성에 관하여 조사하였다. Cu$_{3}$Si등의 구리 실리사이드는 열처리시 40$0^{\circ}C$정도에서 처음 형성되기 시작하였는데, 이 때 형성되는 구리 실리사이드는 기판의 상부에 존재하던 준안정한 CoSi의 분해시에 발생한 Si원자와의 반응에 의한 것이다. 한편, $600^{\circ}C$에서의 열처리 후에는 CoSi$_{2}$층을 확산.통과한 Cu원자와 기판 Si와의 반응에 의하여 CoSi$_{2}$/Si계면에도 구리 실리사이드가 성장하였는데, 이렇게 구리 실리사이드가 CoSi$_{2}$/Si 계면에 형성되는 것은 Cu원자의 확산속도가 여러 중간층에서 Si 원자의 확산속도 보다 더 빠르기 때문이다. 열처리 결과 최종적으로 얻어진 층구조는 CuNbO$_{3}$/Cu$_{3}$Si/Co-Nb합금층/Nb$_{2}$O$_{5}$CoSi$_{2}$/Cu$_{3}$Si/Si이었다. 여기서 상부에 형성된 CuNbO$_{3}$는 Cu원자가 Nb$_{2}$O$_{5}$및 Co-Nb합금층과 반응하여 기지조직의 입계에 석출되어 형성된 것이다.

• 한국재료학회지
• /
• 제8권6호
• /
• pp.499-504
• /
• 1998

코발트 폴리사이드 게이트 전극을 형성할 때, 원주형(columnar)과 입자형(granular)다결정 Si 및 비정질 Si 기판위에 Co 단일막(Co monolayer)또는 Co/Ti 이중막(Co/Ti bilayer)을 사용하여 형성한 $CoSi_{2}$의 열정안정을 비교하여 기판의 결정성과 CoSi/ sub 2/ 형성방법이 열적안정성에 미치는 영향을 연구하였다.$ 900^{\circ}C$에서 600초까지 급속열처리하였을 때 , 기판을 비정질을 사용하거나 기판에 관계없이 Co/Ti 이중막을 사용하면 열적안정성이 향상되었다, 이는 평탄하고 깨끗한 기판 Si표면과 지연된 Co확산으로 인해,조성이 균일하고 계면이 평탄한 CoSi$_{2}$가 형성되었기 때문이다. $ CoSi_{2}$의 열적안정성에 가장 중요한 인자는 열처리 초기 처음 형성된 실리사이드의 조성 균일성과 기판과의 계면 평탄성이었다.

• 한국결정성장학회지
• /
• 제5권2호
• /
• pp.109-121
• /
• 1995

SiC/Co 반응커플을 Ar/4 vol% $H_2$분위기하에서 $950^{\circ}C$에서 $1250^{\circ}C$ 범위에서 4시간에서 100시간까지 열처리하였다. $950^{\circ}C$ 이상의 온도에서의 고상반응으로 여러 가지 규소화물과 탄소석출이 형성되었다. 이 반응 zone에 있어서의 전형적인 반응층의 순서는 $SiC/CoSi + C/Co_2Si + C/Co_2Si/Co_2Si + C/{\cdots\cdots}/Co_2Si/Co$이었다. 그리고 탄소 석출거동을 동반한 주기적인 띠구조의 형성기구가 반응운동학과 열역학적인 고찰을 통하여 조사되어졌고 논하여졌다. 이 반응의 zone의 서장은 시간의 함수관계를 가지며 이러한 반응운동학이 반응상수의 측정을 통하여 제시되어진다. 또한 microhardness 측정을 통하여 반응 zone의 기계적인 물성이 조사되어졌다.

• 반도체디스플레이기술학회지
• /
• 제6권4호
• /
• pp.5-9
• /
• 2007

Phase transition and dopant redistribution during silicidation of $CoSi_2$ thin films were characterized depending on their preparation methods. Our results indicated that cleanness of the substrate surface played an important role in the formation of the final phase. This effect was found to be reduced by addition of W resulting in the formation of $CoSi_2$. However, even in this case, the formation of the final phase was achieved at the cost of extra thermal energy, which induced rough interface between the substrate and the silicide film. As for the dopant redistribution, the deposition sequence of Co and Si on SiGe was observed to induce significant differences in the dopant profiles. It was found that co-deposition of Co and Si resulted in the least redistribution of dopants thus maintaining the original dopant profile.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.62-62
• /
• 2003

금속-실리콘간 화합물인 실리사이드 중에서, 코발트다이실리사이드(CoSi$_2$)는 비저항이 낮고 선폭이 좁아짐에 따라 면저항이 급격히 증가하는 선폭의존성이 없으며 화학적으로 안정한 재료로 현재 널리 이용되고 있는 재료이다. 또한, 실리콘 (100) 기판과 에피택셜하게 성장한 CoSi$_2$는 우수한 열안정성 과 낮은 juction leakage의 특성을 가지며, shallow junction 형성을 가능하게 하는 많은 장점을 가지고 있어 각광받고 있다. 그러나 순수한 Co의 증착 후속 열처리에 의해 형성된 CoSi$_2$는 (110), (111), (221)등의 다양한 결정방위를 가지게 되어 에피택셜 하게 형성되기 어렵다. 현재까지 Ti, Ta, Zr과 화학 산화막 등의 확산 방지막을 이용하여 에피 택셜하게 성장시키는 많은 방법들이 연구되어 왔으며, 최근에는 본 연구실에서 반응성화학기상증착법으로 Co-C 박막을 증착하여 in-Situ로 에피택셜 CoSi$_2$를 형성하는 새로운 방법을 보고하였다. 본 연구는 반응성 스퍼터링에 의해 증착된 Co-N 박박으로부터 후속 열처리를 통하여 에피택셜 CoSi$_2$를 성장시키는 새로운 방법을 제시하고자 한다. Co-N 박박은 Ar과 $N_2$의 혼합가스 분위기 속에서 Co를 스퍼터링하여 증착하였다. 증착시 혼합가스 내의 $N_2$함량의 변화에 따라 다양한 Co-N 박막이 형성됨을 확인하였다. 후속열처리시 Co-N 박막의 산화를 방지하기 위하여 Ti층을 마그네트론 스퍼터링으로 증착하였으며, Ar 분위기에서 온도에 따른 ex-situ RTA 열처리를 통하여 에피택셜 CoSi$_2$를 성장시킬 수 있었다. 이러한 에피택셜 CoSi$_2$는 특정 한 Ar/$N_2$ 비율 내에서 성장이 가능하였으며, 약 $600^{\circ}C$이상의 열처리 온도에서 관찰되었다.

• 전자공학회논문지D
• /
• 제34D권1호
• /
• pp.23-29
• /
• 1997

Effects of Co thickness on the formation of epitaxial $CoSi_2$ from the Co/Ti bilayer have been investigated. Ti and Co were sequentially deposited with the Ti thickness fixed at 5 or 10nm, while the Co thickness was varied from 5 to 30nm. The metal-deposited samples were then rapidly thermal-annealed in $N_2$ at $900^{\circ}C$ for 20 sec. Material properties of $CoSi_2$ thin films were analyzed by the 4-point probe, XRD, AES, andXTEM. When the as-deposited Co thickness was below 15nm, the $CoSi_2$ with high resistivity and rough interface was formed. On the other hand, when the Co thickness was above 15 nm, the epitaxial $CoSi_2$ with the resistivity of about 16 ~ 19 $\mu\Omega.cm$, uniform composition and thickness and flat interface was formed. Initial Ti thickness has sizable effect on the formation of $CoSi_2$, when the Co layer was very thin (~ 5 nm). But there was no significant effect of the Ti thickness for the initial Co thickness of above 15 nm.

• 한국재료학회지
• /
• 제9권11호
• /
• pp.1117-1122
• /
• 1999

5~10nm 두께의 얇은 산화막 위에 $\alpha$-실리콘과 Co/Ti 이중막을 순차적으로 증착하고 급속열처리하여 코발트 폴리사이드 전극을 만든 후, SADS법으로 다결정 Si을 도핑하여 MOS 커패시터를 제작하였다. 이때 drive-in 열처리조건에 따른 커패시터의 C-V 특성과 누설전류를 측정하여, $\textrm{CoSi}_{2}$의 열적안정성과 도판트 (B 및 As)의 재분포가 Co-폴리사이드 게이트의 전기적 특성에 미치는 영향을 연구하였다.$ 700^{\circ}C$에서 60~80초간 열처리시, 다결정 Si층의 도핑으로 우수한 C-V 특성과 낮은 누설전류를 나타냈으나, 그 이상 장시간 또는 $900^{\circ}C$의 고온에서는 $\textrm{CoSi}_{2}$의 분해에 따른 Co의 확산으로 전기적 특성이 저하되었다. SADS법으로 Co-폴리사이드 게이트 전극을 형성할 때, 도판트가 다결정 Si층으로 충분히 확산되는 것뿐만 아니라, $\textrm{CoSi}_{2}$의 분해를 억제하는 것이 매우 중요하다.

• 전자공학회논문지A
• /
• 제29A권8호
• /
• pp.89-98
• /
• 1992

IIM(Implantation Into Metal) process usning Co silicides has been investigated to obtain ultra-shallow junctions less than 0.1$\mu$m. Rapid Thermal Annealing using halogen lamps was employed to form CoSi$_2$ and junctions simultaneously.. Resistivities of CoSi$_2$ were 13-17$\mu$ $\Omega$-cm. CoSi$_2$/p$^{+}$/Si and CoSi$_2$/n$^{+}$/Si junction were formed by diffusion of B and As, respectively, from Co film. It was found out that B and As were severely lost by the evaporation during high temperature annealing Therefore SiO$_2$ capping layers were introduced to prevent the evaporation of the implanted dopants from the films. Investigation of the behavior of dopants with respect to annealing time revealed that increasing the annealing time enhanced the diffusion of dopants into Si from CoSi$_2$.