• 전기전자학회논문지
• /
• 제3권1호
• /
• pp.50-56
• /
• 1999

본 논문은 정밀한 클락 지연을 발생하는 회로 기법을 제안하였다. 이 기법은 지연 체인을 다중 클락 주기에 록킹(Locking)시켜서 개별 지연단(Delay Stage)의 지연보다 작은 지연 해상도를 갖도록 하는 것이다. 이 기법으로 단위 셀이 750ps의 지연시간을 갖는 지연체인에서 DLL(Delay Locked Loop)을 이용하여 250ps의 지연간격을 갖는 지연 발생회로를 설계하였다. 제안한 회로는 지연체인이 클락 신호 주기의 3배에 록킹이 되도록 하였으며, 1.5um CMOS공정의 모의 실험을 통해 단위지연셀 지연시간의 1/3인 250ps의 지연간격을 발생함을 확인하였다.

• Journal of Positioning, Navigation, and Timing
• /
• 제9권3호
• /
• pp.261-272
• /
• 2020

A Kalman filter algorithm is used for the generation of an ensemble timescale with three hydrogen masers maintained in KRISS. Allan deviation curves of three pairs of clocks were obtained by a three-cornered hat method and were used as reference curves for determination of parameters of the Kalman filter-based timescale. The ensemble timescale equation of a 3-clock system was established, and the clocks' phases estimated by the Kalman filter were used as the prediction time of each clock in the equation. The weight of each clock was determined inversely proportional to the Allan variance calculated with the clocks' phases. The Allan deviation of the weighted mean was 1.2×10^-16 at the averaging time of 57,600 s. However when we made fine adjustments of the clocks' weight, the minimum Allan deviation of 2×10^-17 was obtained. To find out the reason of the great improvement in the frequency stability, additional researches are in progress theoretically and experimentally.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.987-992
• /
• 2002

본 논문에서는 ㎓대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 구현하였다. 구현된 회로는 고속 데이터 전송시 주로 사용되는 NRZ형태의 데이터 복원에 적합한 구조로서 위상동기 회로에 발생하는 high frequency jitter를 방지하기 위한 새로운 위상 검출 구조를 갖추고 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 이용하여 위상 검출기가 갖는 dead zone 문제를 해결하고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖는다. 수십 Gbps급 대용량을 수신할 수 있도록 다채널 확장에 용이한 구조를 사용하였으며, 1.25Gbps급 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 구현한 후 그 동작을 측정을 통해 검증하였다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.57-63
• /
• 2009

본 논문에서는 빠른 Acquisition time을 갖는 새로운 구조의 수동형 광 통신망에서 쓰이는 버스트 모드 수신기용 622Mbps급 클럭/데이터 복원회로를 제안하고, 이를 구현하였다. 제안된 회로는 CDR(Clock and Data Recovery) 블록과 PLL(Phase Locked Loop) 블록으로 나뉘며, CDR 블록은 클럭이 입력 데이터에 연동되어 지터가 내제된 입력 데이터에도 항상 최적의 샘플링 시점을 갖도록 설계하였다. PLL블록은 Multi-phase generation VCO를 통해 위상이 서로 다른 8개의 클럭을 CDR블록에 제공한다. 제안된 회로는 $0.35{\mu}m$ CMOS 공정을 이용하여 설계 및 레이아웃을 하였고, 시뮬레이션을 위해 $2^7-1$ PRBS 입력데이터를 사용하였다. 시뮬레이션 결과 Peak-to-Peak 지터는 17ps의 복원된 데이터 지터 특성을 가지며, 입력된 데이터는 손실 없이 복원하는 것을 확인하였다.

• 한국전자파학회논문지
• /
• 제27권12호
• /
• pp.1097-1104
• /
• 2016

적외선 카메라는 Mil-Std-461 항목 중 복사성 방사 잡음 시험, RE-102의 규격 만족에 어려움을 겪는다. 특히 무인항공기용 전자장비의 경우 차폐 케이블을 사용하지 않아 전자기적합성 규격 만족이 어려워 적절한 대응 설계가 필요하다. 무인정찰기용 적외선 카메라의 RE-102 시험 중 50~200 MHz 대역에서 30 dBuV/m 이상 규격을 초과하는 방사 잡음을 확인하였다. Pcb em scan 결과, 디지털 제어 신호 클록의 체배 주파수에 의한 첨두 잡음 발생을 확인하였고, 카메라의 제어 클록에 3 % 다운 스프레딩 방식의 확산 스펙트럼 클록 생성기를 적용하여 방사 잡음이 최대 22.9 dBuV/m 감소함을 확인하였다.

• 한국통신학회논문지
• /
• 제28권11A호
• /
• pp.929-935
• /
• 2003

ATM 교환기 망동기용 아날로그/디지털 혼합형 ASIC을 설계 제작하였다. 이 ASIC은 상대 시스템으로부터 전송되어온 46.94 MHz의 클럭을 이용하여 234.7/46.94 MHz의 시스템용 클럭 및 77.76/19.44 MHz의 가입자용 클럭을 발생시키는 역할을 하며, 전송된 클럭의 체크 및 선택 기능도 동시에 포함한다. 효율적인 ASIC 구성을 위하여 고속 클럭 발생을 위한 2개의 아날로그 PLL 회로는 전주문 방식으로, 외부 입력 클럭 체크 및 선택을 위한 디지털 회로는 표준 셀 방식으로 설계하였다. 또한, 아날로그 부분에는 일반 CMOS 공정으로 제작 가능한 저항 및 커패시터를 사용함으로서 0.8$\mu\textrm{m}$ 디지털 CMOS 공정으로 칩을 제작 가능케 하여 제작비용도 줄였다. 제작된 칩을 측정한 결과 234.7 MHz 및 19.44 MHz의 안정된 클럭을 발생하였으며, 클럭의 실효 지터도 각각 4 ㎰ 및 17 ㎰정도로 낮게 나타났다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.398-401
• /
• 2011

본 논문에서는 고효율의 CMOS PWM DC-DC 벅 변환기를 설계하였다. 설계된 CMOS PWM DC-DC 벅 변환기는 입력전압(3.4-3.9V)로부터 일정한 출력전압(1-2.8V)을 생성한다. Inductor-based 방식을 택하였고, 제어 대상은 전류이며, Pulse Width Modulation(PWM) 모드로 동작한다. 회로 구성은 Power Switch, Pulse Width Generation, Buffer, Zero Current Sensing, Current Sensing Circuit, Clock & Ramp generation, V-I Converter, Soft Start, Compensator, Modulator 등 이다. 제안된 CMOS PWM DC-DC 벅 컨버터는 Switching Frequency가 약 1MHz이고, 부하 전류가 약 40mA이상부터 CCM동작을 하며 100mA일 때 98.71%의 최대 효율을 갖는다. 또한, 출력전압 리플은 0.98mV이다(입력전압 3.5V, 출력전압 2.5V 기준). 제안된 회로의 검증을 위해 CMOS $0.18{\mu}m$ 공정을 이용하여 시뮬레이션을 수행하였다.

• Journal of Positioning, Navigation, and Timing
• /
• 제2권1호
• /
• pp.33-40
• /
• 2013

In this paper, GPS signal anomaly generation software is proposed which can be used for the analysis of GPS signal anomaly effect and the design, verification, and operation test of anomalous signal monitoring technique. For the implementation of anomalous signal generation technique, anomalous signals are generated using a commercial signal generation simulator, and their effects and characteristics are analyzed. An error model equation is proposed from the result of analysis, and the anomalous signal generation software is constructed based on this equation. The proposed anomalous signal generation software has high scalability so that users can easily utilize and apply, and is economical as the additional cost for purchasing equipment is not necessary. Also, it is capable of anomalous signal generation based on real-time signal by comparing with the commercial signal generation simulator.

• 한국산학기술학회논문지
• /
• 제16권7호
• /
• pp.4871-4877
• /
• 2015

본 논문은 펨토셀에서 요구되는 정확한 주파수 신호 생성을 위한, IEEE 1588 기반의 클록 동기화 회로 및 시스템을 제시한다. 동작 검증 및 성능 평가를 위한 프로토타입 보드와 실험 환경에 대하여 설명하고, 실험 결과가 펨토셀 동기화에 적합함을 확인한다. 펨토셀은 설치 위치의 제약이 없는 저가의 장비로 개발해야 하기 때문에, IEEE 1588 동기화 시스템의 실제 구현에 관한 연구가 매우 중요하다. 제안하는 동기화 회로를 내장한 펨토셀 기지국을 FPGA 보드에 프로그램하고, 그 기지국들의 네트워크에서 실험한 결과 -16 ~ 9 ns 이내의 동기화 오차를 보장함을 관찰하였고, 이는 3GPP의 HNB 동기화 기준을 만족하는 수준임을 확인할 수 있다.

• Journal of Positioning, Navigation, and Timing
• /
• 제12권2호
• /
• pp.167-176
• /
• 2023

This study presents the performance analysis of real-time orbit determination and prediction for navigation message generation of Regional Navigation Satellite System (RNSS). Since the accuracy of ephemeris and clock correction in navigation message affects the positioning accuracy of the user, it is essential to construct a ground segment that can generate this information precisely when designing a new navigation satellite system. Based on a real-time architecture by an extended Kalman filter, we simulated orbit determination and prediction of RNSS satellites in order to assess the accuracy of orbit and clock prediction and signal-in-space ranging errors (SISRE). As a result of the simulation, the orbit and clock accuracy was at 0.5 m and 2 m levels for 24 hour determination and six hour prediction after the determination, respectively. From the prediction result, we verified that the SISRE of RNSS for six hour prediction was at a 1 m level.