1 |
채상훈, 김귀동, 송원철, '155.52Mbps CMOS 데이터 트랜스미터의 설계' 대한전자공학회 논문지, 제 33 권, B편, 제 8 호, pp. 62 - 68, 1996년 3월
|
2 |
채상훈, 곽명신, 'ATM 교환기용 데이터 및 클럭 복원 회로의 설계' 대한전자공학회 논문지, 제 32 권, B편, 제 4 호, PP. 46 - 51, 1995년 4월
|
3 |
D. Jeong, G. Borriello, D. Hodges, R Katz, 'Design of PLL-based clock generation circuits', IEEE JSSC, Vol. sc-22, No.2, April, 1987
|
4 |
F. Gardner, “Charage-pump phase locked loops', IEEE Communication, Vol. com-28, No. 11, pp. 1848-1858, Nov. 1980
|
5 |
B. Kim, D. Helman, P. Gray A 30 MHz high, speed analog/digital PLL in 2 um CMOS', ISSCC 90, VoL 33, pp. 104-105, Feb. 1990
|
6 |
채상훈, 정희범, 송원철, 'ATM 교환기용 234.7Mbps CMOS 혼합형 ASIC의 설계' 한국통신학회 논문지, 제 24 권 제 10 호, PP. 853 -856, 1999년 10월
|