• 전자공학회논문지A
• /
• 제33A권10호
• /
• pp.123-129
• /
• 1996

LDD structure is widely accepted in fabricating short channel MOSFETs due to reduced short channel effect originated form lower drain edge electric field. However, modeling of the LDD device is troublesome because the analysis methods of LDD region known are either too complicated or inaccurate. To solve the problem, this paper presents a nonlinear resistance model for the LDD region based on teh fact that the electron mobility changes with positive gate bias because accumulation layer of electrons is formed at the surface of the LDD region. To prove the usefulness of the model, single source/drain and LDD nMOSFETs were fabricated with 0.35$\mu$m CMOS technolgoy. For the fabricated devices we have measured I$_{ds}$-V$_{gs}$ characteristics and compare them to the modeling resutls. First of all, we calculated channel and LDD region mobility from I$_{ds}$-V$_{gs}$ characteristics of 1050$\AA$ sidewall, 5$\mu$m channel length LDD NMOSFET. Then we MOSFET and found good agreement with experiments. Next, we use calculated channel and LDD region mobility to model I$_{ds}$-V$_{gs}$ characteristics of LDD mMOSFET with 1400 and 1750$\AA$ sidewall and 5$\mu$m channel length and obtained good agreement with experiment. The single source/drain device characteristic modeling results indicates that the cahnnel mobility obtained form our model in LDD device is accurate. In the meantime, we found that the LDD region mobility is governed by phonon and surface roughness scattering from electric field dependence of the mobility. The proposed model is useful in device and circuit simulation because it can model LDD device successfully even though it is mathematically simple.

• 대한화학회지
• /
• 제42권6호
• /
• pp.664-671
• /
• 1998

유기 전도성 고분자들중 전도성이 뛰어나고 전기화학적으로 중합이 용이하며 안정성이 뛰어난 피로고분자(ppy)는 산화-환원 활성자리에 회합되는 이온종에 따라서 피막의 형태학적 구조가 다양하다. 그러나 공기중에서 쉽게 노화하며 잘 부서지고 물과 친하지 않은 단점이 있다. 이를 개선하기 위하여 이 다공성 ppy 피막에 높은 개시전위를 갖는 퓨란고분자(pfu)를 끼워심기 중합한 Pt/ppy/pfu(x)전극을 제작하여 그 전기화학적 성질들을 순환전압전류법과 전기호학적 임피던스법으로 조사하였다. 이 때 사용된 도판트 이온은 $PF_6^-,\; BF_4^-$, 그리고 $ClO_4^-$이온 이였으며, pfu의 조성은 ppy에 대하여 0∼1.10 범위였는데 그 조성이 0.1∼0.2의 범위에 있을 때 가장 좋은 산화환원 특징을 나타냈다. 또, $PF_6^-$ 이온이 도우핑되었을 때 전하전달 저항은 다른 이온들로 중합된 것에 비하여 40배정도 낮았으며, 이 중층의 용량은 다른 두 종에 비하여 20배정도 큰 값을 보였다. 전하전달은 주파수의 변화에 영향을 받으며 물질전달에 의한 Warburg 임피던스 항이 포함되는 등가회로를 갖는다.

• 한국세라믹학회지
• /
• 제44권12호
• /
• pp.710-714
• /
• 2007

LSGM$(La_{0.8}Sr_{0.2}Ga_{0.8}Mg_{0.2}O_{3-{\delta}})$ is the very promising electrolyte material for lower-temperature operation of SOFCs, especially when realized in anode-supported cells. But it is notorious for reacting with other cell components and resulting in the highly resistive reaction phases detrimental to cell performance. LDC$(La_{0.4}Ce_{0.6}O_{1.8})$, which is known to keep the interfacial stability between LSGM electrolyte and anode, was adopted in the anode-supported cell, and its effect on the interfacial reactivity and electrochemical performance of the cell was investigated. No severe interfacial reaction and corresponding resistive secondary phase was found in the cell with LDC buffer layer, and this is due to its ability to sustain the La chemical potential in LSGM. The cell exhibited the open circuit voltage of 0.64V, the maximum power density of 223 $mW/cm^2$, and the ohmic resistance of $0.17{\Omega}cm^2$ at $700^{\circ}C$. These values were much improved compared with those from the cell without any buffer layer, which implies that formation of the resistive reaction phases in LSGM and then deterioration of the cell performance is resulted mainly from the La diffusion from LSGM electrolyte to anode.

• 전력전자학회논문지
• /
• 제8권1호
• /
• pp.30-39
• /
• 2003

SRM의 구동에 있어 전류정격은 스위칭 소자의 정격과 직결되고 경제적인 측면에서 적은 정격전류 스위칭 소자를 이용하여 구동하기 위해서는 스위칭 소자의 병력운전이 필수적이다. 스위칭 소자의 병렬 운전시 스위칭 소자의 전류분담을 균일하기 위해서 제조업체의 기술자료를 중심으로 많은 연구가 이루어졌으나, 아직도 실용화하기 위해서는 많은 문제를 앉고 있다. 스위칭 소자의 병력운전은 스위치의 특성 즉, 전류에 대한 상이한 포화전압이 그 근본적인 원인이 되고 있다. 이를 보상하기 위해서 스위칭 소자에 직렬로 적당한 저항값을 삽입하는 방법이 있지만 이 방법은 근본적인 대책이 될 수 없다. 본 논문에서는 스위칭 소자의 포화전압과 같은 파라메터가 전류분담에 영향을 미치지 않는 새로운 병렬운전기법인 상권선 병력운전기법 제안하였다.

• 대한전자공학회논문지SD
• /
• 제48권3호
• /
• pp.25-33
• /
• 2011

Chip 동작 주파수가 상승함에 따라, 온-칩 인터커넥에서 인덕턴스 문제 대한 우려가 증가하고 있다. 본 논문에서는 VLSI 설계에서 인덕턴스 효과가 큰 인터커넥을 선택하는 2단계의 인덕턴스 screening tool을 소개한다. Technology가 scaling함에 따라 인터커넥의 단면이 줄어들어 저항이 증가한다. 저항의 증가는 인덕턴스의 영향을 줄이는 효과가 있다. 따라서 각각 다른 CMOS 공정(0.25${\mu}m$, 0.13${\mu}m$, 90nm)을 사용하여 디자인된 칩을 개발한 tool로 실험함으로써 technology scaling에 따른 인덕턴스 영향을 분석해 보았다. 인덕턴스 screening tool의 결과는 디자인의 0.1% 이내의 net들이 작동 주파수에서 인덕턴스 문제를 보임으로써, 모든 인터커넥에 인덕턴스 모델을 추가하는 대신 인덕턴스 screening을 한 후 필요한 인터커넥에만 추가하는 것이 효율적임을 알 수 있다. 대부분 test chip들이 본래 칩 동작 주파수에서는 인덕턴스 영향이 문제되지 않았지만, 주파수를 높일 경우 문제가 되는 인터커넥들을 찾아낼 수 있었다. 본 연구에서 개발한 인덕턴스 screening tool은 회로 설계자들에게 유용한 지침을 제공할 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.10-15
• /
• 2008

본 논문에서는 UHF RFID 응용을 위한 새로운 NMOS 게이트 교차연결 전류미러형 브리지 정류기를 제시하였다. 제시된 정류기의 직류 변환 특성은 고주파 등가회로를 이용하여 해석하였으며, 주파수 증가에 따른 게이트 누설전류를 회로적인 방법으로 줄일 수 있는 게이트 커패시턴스 감소 기법을 이론적으로 제시하였다. 구해진 결과, 제안한 정류기는 기존의 게이트 교차 연결형 정류기와 거의 같은 직류 출력전압 특성을 보이면서도, 게이트 누설전류가 1/4 이하로 감소하고, 부하저항에서의 소비전력도 30% 이상 감소하며, 부하저항의 변화에 대해 보다 안정적인 직류전압을 공급함을 알 수 있었다. 또한 제안한 정류기는 13.56MHz의 HF(for ISO 18000-3)부터 915MHz의 UHF(for ISO 18000-6) 및 2.45GHz의 마이크로파 대역 (for ISO 18000-4)까지의 전 주파수 범위에 대해 충분히 높고 잘 정류된 직류 변환 특성을 보여 특정 주파수 대역을 사용하는 다양한 RFID 시스템의 트랜스폰더 칩 구동을 위한 범용 정류기로 사용될 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권3호
• /
• pp.154-161
• /
• 2006

This paper describes the new types of ngative differential resistance (NDR) IC applications which use a monolithic quantum-effect device technology based on the RTD/HBT heterostructure design. As a digital IC, a low-power/high-speed MOBILE (MOnostable-BIstable transition Logic Element)-based D-flip flop IC operating in a non-return-to-zero (NRZ) mode is proposed and developed. The fabricated NRZ MOBILE D-flip flop shows high speed operation up to 34 Gb/s which is the highest speed to our knowledge as a MOBILE NRZ D-flip flop, implemented by the RTD/HBT technology. As an analog IC, a 14.75 GHz RTD/HBT differential-mode voltage-controlled oscillator (VCO) with extremely low power consumption and good phase noise characteristics is designed and fabricated. The VCO shows the low dc power consumption of 0.62 mW and good F.O.M of -185 dBc/Hz. Moreover, a high-speed CML-type multi-functional logic, which operates different logic function such as inverter, NAND, NOR, AND and OR in a circuit, is proposed and designed. The operation of the proposed CML-type multi-functional logic gate is simulated up to 30 Gb/s. These results indicate the potential of the RTD based ICs for high speed digital/analog applications.

• 마이크로전자및패키징학회지
• /
• 제23권4호
• /
• pp.35-41
• /
• 2016

고출력 LED 조명용 패키지를 제조함에 있어서 발열은 LED의 광출력과 수명에 매우 중요한 영향을 주는 인자로 알려져 있다. 본 연구에서는 가로등용 고출력 LED 패키지를 개발함에 있어서 효과적인 방열을 하기 위하여 방열효과가 상대적으로 우수한 구조인 chip-on-a-heat sink 구조를 가지는 세라믹-메탈 기반의 패키지를 제조하였다. 열확산 기능을 하는 heat sink 기판소재는 알루미늄 합금을, LED 어레이 회로를 형성하는 절연막으로는 저온동시소성용 glass-ceramics을 사용하였다. 특히 열처리 시 가장 이슈가 되는 세라믹-금속 하이브리드 패키지 기판의 휨을 억제하기 위한 수단으로서, glass-ceramic 절연막을 부분 코팅함으로써 휨현상을 용이하게 줄일 수 있게 되었다. 또한, LED 패키지의 방열특성의 향상 즉 열저항도 기존의 MCPCB 패키지나 전면 코팅형 절연막 패키지에 비해 훨씬 낮아지는 효과를 얻었을 뿐 아니라, 세라믹 코팅소재의 절감효과도 볼 수 있게 되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.144-144
• /
• 1999

최근 국내 반도체 기술의 비약적인 발전으로 전자 기기 전반에 소형화, 고주파화, 고기능화 등이 진행되는데 반해, 반도체 소자등에 전원을 공급하거나 회로 전체를 운용하는 전기 신호를 변조.증폭시키는데 반해, 반도체 소자등에 전원을 공급하거나 회로 전체를 운용하는 전기신호를 변조.증폭시키는 인덕터, 트랜스 포머와 같은 수동 자기 소자는 아직도 3차원 벌크 형태로 사용되고 있다. 일본을 중심으로 각국에서는 자기 소자의 박막.소형화에 대한 다각도의 연구가 진행되었으나 국내서는 아직 미미한 실정이다. 따라서 고집적 전원 공급 장치나 지능 센서 등에 반도체와 자기 소자의 사용 주파수 대역과 크기가 통합된 반도체-자성체 IC(semiconductor-magnetic integrated circuit)의 필요성이 절실히 요구되고 있다. 현재 사용중인 벌크형 인덕터나, 트랜스 포머의 경우 10NHz이상의 고주파 대역에는 응용되지 못하고 있다. 이는 적용된 자성체가 페라이트(ferrite)로서 초투자율은 크지만 고주파대역에서의 공진 현상에 의해 저투자율을 나타내고, 포화 자속밀도가 낮기 때문이다. 이러한 페라이트 자성체의 대체품으로 주목받고 있는 것이 Fe, Co계 고비저항 자성마이다. 그러나 Co는 낮은 포화자속밀도를 나타내기 때문에 이러한 조건을 충족시키는 자성막으로 Fe계 미세 결정막을 사용하였다. 본 연구에서는 선택적 전기 도금법(selective electroplating method)과 LIGA like process를 이용하여 공시형 인덕터(air core inductor)의 라이브러리(library)를 구축한 뒤, 고주파 대역에서의 우수한 연자기 특성을 가지는 Ti/FeTaN막을 적용한 자기 박막 인덕터(magnetic thin film inductor)를 제작하여 비교.분석하였다. 제조된 인덕터의 특성 추정은 impedence analyzer를 이용하여 주파수에 따른 저항(resistance), 인덕턴스(inductance)를 측정, 계산한 성능지수(quality factor)로서 인덕터의 성능을 평가하였다. 제조된 박막 인덕터의 코일 형상은 5턴의 double rectangular spiral 구조였으며, 적용된 자성막의 유효 투자율9effective permeability)은 1500, 자성막, 절연막 그리고 코일의 두께는 각각 2$\mu\textrm{m}$, 1$\mu\textrm{m}$, 20$\mu\textrm{m}$이며 코일의 폭은 100$\mu\textrm{m}$, 코일간의 간격은 100$\mu\textrm{m}$였다. 제조된 박막 인덕터는 5MHz에서 1.0$\mu$H의 인덕턴스를 나타내었으며 dc current dervability는 100mA까지 유지되었다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.8-14
• /
• 2008

본 논문에서는 $8{\times}8$ CNT 센서 어레이를 CMOS 공정 후 처리를 통하여 센서회로가 제작된 CMOS 칩에 집적시켜 측정장비 없이도 자체적으로 감지결과를 출력할 수 있는 센서 칩의 기본적인 플랫폼을 설계 제작한 결과를 보고한다. 센서 소자로는 알루미늄 패드 사이에 연결된 CNT network을 사용하였으며 생화학적 반응에 의하여 전기전도도가 변화하는 것을 감지한다. 표준 CMOS 공정의 감지회로는 CNT network의 저항 값 변동에 의해 ring oscillator의 주파수가 변동하는 것을 감지하는 방식을 사용한다. 제작된 CMOS 센서 칩을 활용하여 이를 대표적인 생화학물질인 glutamate을 검출하는데 실험적으로 적용하여 농도에 따른 출력결과 값을 얻는데 성공한다. 본 연구를 통하여 본 센서 칩 플랫폼을 이용한 상용화의 가능성을 확인하며, 추가적으로 개발이 필요한 기술에 대해 파악한다.