• 전자공학회논문지SC
• /
• 제37권4호
• /
• pp.35-41
• /
• 2000

본 논문에서는 유한체 GF(2/sup m/)상에서 두 다항식의 승산 알고리즘을 제시하였다. 이 알고리즘은 반복적인 배열로 병렬 승산을 효과적으로 실현하며, 동일한 시간에 고속 동작을 실현한다. 제시된 승산기는 승산연산부와 mod연산부, 원시 기약다항식연산부로 구성하였다. 승산연산부는 멀티플렉서, X-OR게이트, AND게이트, MUX로 구성하였으며, mod연산부는 AND게이트, X-OR게이트로 구성하였다. 또한 본 논문에서 제시한 승산에는 효과적인 파이프형을 도입하였다. 도출된 모든 승산기는 고속 동작하며, 회로 복잡성이 감소한다. 셀들의 내부결선도는 VLSI 실현에 적합하도록 규칙적으로 구성되었다.

• 한국전자파학회논문지
• /
• 제7권2호
• /
• pp.147-156
• /
• 1996

본 논문에서는 평면형 도파관 스롯 배열 안테나의 빔 조향 방정식을 제시하였다. 빔 조향시 안테나 회전축의 기움각과 개구면 분포는 가장 중요한 요소이다. 빔 조향 관련 식들로 부터 원하는 빔 방향에 대한 안테나 개구면의 위상 분포 및 주피수를 구하였다. 또한 일차원 위상 배열 안테나의 변위기에 위상 데이타릎 전달하는 고속 제어 알고리즘을 개발하였다. 제어 회로의 복잡성파 위상 전달시간을 줄이기 위해 직렬 중계에 의한 변위량 공급 방식을 제안하였다. 이 방식은 간단한 회로구조를 가지므로 복잡한 2차원 완전 위상 배열 안테나에 유용하게 쓰일 수 있을 것으로 기대된다.

• 전자공학회논문지C
• /
• 제35C권7호
• /
• pp.78-91
• /
• 1998

This paper presents modular design techniques of multiple-valued logic functions about the function decomposition method and input variable management method. The function decomposition method takes avantage of the property of the column multiplicity in a single-column variable partitioning. Due to the increased number of identical modules, we can achieve a simpler circuit design by using a single T-gate, which can eliminate some of the control functions in the module libraty types. The input variable management method is to reduce the complexity of the input variables by proposing the look up table which assign input variables to a code. In this case as the number of sub-functions increase the code-length and the size of the code-assignment table grow. We identify some situations where shard input variables among sub-functions can be further reduced by a simplicication technique. According to the result of adapting this method to a function, we have demonstrated the superiority of the proposed methods which is bing decreased to about 12% of interconnection and about 16% of T-gate numbers compare with th eexisting for th enon-symmetric and irregular function realization.

• 전기학회논문지
• /
• 제57권5호
• /
• pp.858-865
• /
• 2008

In this paper, Capacitive Telemetry RF Sensor System using Recursive Least Square (RLS) algorithm was proposed. General Telemetry RF Sensor System means that it should be "wireless", "implantable" and "batterless". Conventional Telemetry RF Sensor System adopts Integrated Circuit type, but there are many defects like complexity of structure and the limitation of large power consumption in some cases. In order to overcome these disadvantages, Telemetry RF Sensor System based on inductive coupling principle was proposed in this paper. Proposed Telemetry RF Sensor System is very simple because it consists of R, L and C and measures the changes of environment like pressure and humidity in the type of capacitive value. This system adopted RLS algorithm for estimation of this capacitive parameter. For the purpose of applying RLS algorithm, proposed system was mathematically modelled with phasor method and was quasi-linearized. As two parameters such as phase and amplitude of output voltage for estimation were needed, Phase Difference Detector and Amplitude Detector were proposed respectively which were implemented using TMS320C2812 made by Texas Instrument. Finally, It is verified that the capacitance of proposed telemetry RF Sensor System using RLS algorithm can be estimated efficiently under noisy environment.

• 한국멀티미디어학회논문지
• /
• 제3권4호
• /
• pp.424-432
• /
• 2000

본 논문에서는 LCD 시스템에서 호스트와 LCD 컨트롤러사이의 인터페이스를 위한 새로운 데이터 코딩기법과 회로를 제안한다. 제안한 회로는 기존의 국제 표준으로 사용되고 있는 LVDS(Low Power Differential Signaling)를 수정한 회로와 데이터 천이 최소화를 위한 추가적인 직렬 데이터 코딩 기법으로 한 클럭에 2비트의 신호를 동시에 전송할 수 있다. 이에 따라 동작 주파수를 절반으로 줄일 수 있으며 differential signaling으로 전자파 장애와 전력소비 문제를 동시에 해결할 수 있다. 제안한 회로의 성능평가를 위하여 기존의 signaling기법과 전력 소비와 데이터 전송 속도 측면에서 비교 분석하였으며, 컴퓨터 시뮬레이션 결과를 통해 향상된 데이터 천이 감소율을 보임을 확인하였다.

• 방송공학회논문지
• /
• 제13권3호
• /
• pp.415-418
• /
• 2008

소형의 휴대용 단말기는 회로복잡도나 소비전력 등의 문제로 부동소수점 연산 프로세서를 탑재하지 않는 경우가 있는데, 이로 인해 오디오 데이터의 디코딩 시간이 길어져, 끊김이나 잡음이 발생한다. 본 논문에서는 이를 해결하기 위해서 MPEG-4 오디오 디코딩 시 수행되는 실수형 연산과정을 정수형 연산과정으로의 변환을 통하여 디코딩 속도를 향상 시킬 수 있는 알고리즘을 제안하고 실험결과를 통해서 효율성을 보인다.

• 전기학회논문지
• /
• 제57권7호
• /
• pp.1175-1180
• /
• 2008

Recently agriculture has been intelligenced and automatized because the number of agricultural population is reduced, and the various agricultural machine is developed and utilized actively, In these agricultural automation system, the solenoid valve is widely used for the supply of water and fertilizer to the plant and soil. In this solenoid valve system, AC excitation solenoid valve is widely used because of economic merit and simple system scheme. However, the instantaneous chattering vibration and noise of plunger caused by the alternative MMF variation is very important performance characteristics. In order to reduce vibration the DC excitation solenoid valve is sometimes applied for the high-end applications. In this case, the control circuit is essential to control DC excitation current. It may causes the cost increase and system complexity and it is not suitable for the outdoor agricultural machine. In this paper, the electromagnetic structural improvement of AC solenoid valve is studied to reduce the dynamic vibration and noise. As an economical solution, the shading coil is additionally implemented to the conventional solenoid valve. As a result of this study, the vibration and acoustic noise is largely reduced by the compensating MMF of shading coil and it is verified by the test of prototype.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제31권10호
• /
• pp.1364-1373
• /
• 2004

진화 하드웨어(Evolvable Hardware)는 환경에 적응하여 스스로 구성을 변경할 수 있는 하드웨어로 생산성 향상 및 독창적 회로설계를 위해 최근 널리 연구되고 있다 하지만, 하드웨어의 복잡도가 증가할수록 진화를 위해 탐색해야 하는 해공간의 크기가 기하급수적으로 증가하기 때문에 아직까지 복잡한 하드웨어에 대해서는 좋은 활용방안을 찾지 못하고 있다. 이 논문에서는 좀더 효율적인 설계를 위하여 복잡한 하드웨어를 모듈별로 나누어 진화시키는 방법을 제시한다. 몇 가지 회로를 기존 회로 진화 설계방식과 제시하는 모듈진화 방식으로 실험하여 비교한 결과 약 50배에서 1,000배까지의 세대절약 효과를 얻을 수 있었으며, 좀더 최적화된 하드웨어를 얻을 수 있었다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제55권8호
• /
• pp.416-422
• /
• 2006

With the increasing demand for renewable energy, distributed power included in fuel cells have been studied and developed as a future energy source. For this system, a power conversion circuit is necessary to interface the generated power to the utility. In many cases, a high step-up dc/dc converter is needed to boost low input voltage to high voltage output. Conventional methods using cascade dc/dc converters cause extra complexity and higher cost. The conventional topologies to get high output voltage use flyback dc/dc converters. They have the leakage components that cause stress and loss of energy that results in low efficiency. This paper presents a high boost converter with a voltage multiplier and a coupled inductor. The secondary voltage of the coupled inductor is rectified using a voltage multiplier and series-connected with the boost voltage of primary voltage of the coupled inductor. Therefore, high boost voltage is obtained with low duty cycle. Theoretical analysis and experimental results verify the proposed solutions using a 300W prototype.

• 한국콘텐츠학회논문지
• /
• 제13권4호
• /
• pp.44-52
• /
• 2013

SIFT(Scale Invariant Feature Transform) 알고리즘은 현재 비디오 감시카메라, 자율 주행시스템 등과 같은 영상 시스템에서 많이 사용되고 있다. SIFT 알고리즘에서 연산량과 연산시간이 가장 많이 필요한 부분이 descriptor의 sin/cos 함수를 연산하는 부분이다. 그러므로 본 논문에서는 SIFT 알고리즘에 사용되는 descriptor를 위한 sin/cos 함수를 하드웨어로 구현하였다. Verilog-HDL 언어를 사용하여 FPGA로 구현하고 그 성능을 분석한다. Xilinx Spartan 2E(XC2S200E-PQ208-6) 를 사용하여 구현하였을때, 149 Slices에 233 LUTs가 소모되었으며, 최대 주파수는 60.01MHz로 동작하였다. 또한 descriptor에 적용하여 소프트웨어와 비교 하였을 때 40배 정도의 빠른 성능 향상을 얻었다.