• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는, 1.8V 6bit 2GSPS Nyquist CMOS A/D 변환기를 제안한다. 6bit의 해상도와 초고속의 샘플링과 입력 주파수를 만족시키면서 저 전력을 구현하기 위하여 Interpolation Flash type으로 설계되었다. 같은 해상도의 Flash A/D 변환기에 비해 프리앰프의 수가 반으로 줄기 때문에 작은 입력 커패시턴스를 가지며 면적과 전력소모 작게 할 수 있다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 One-zero Detecting Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위하여 Averaging Resistor와 SNDR을 향상시키기 위한 Track & Hold, 제안하는 Buffered Reference를 설계하여 최종적으로 2GSPS Nyquist 입력의 A/D converter 출력 결과를 얻을 수가 있었다. 본 연구에서는 1.8V의 공급전압을 가지는 0.18$\mu$m 1-poly 3-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮음을 확인 할 수 있었다. 실제 제작된 칩은 측정결과 2GSPS에서 SNDR은 약 36.25dB로 측정되었고, Static 상태에서 INL과 DNL은 각각 $\pm$0.5LSB 로 나타났다. 유효 칩 면적은 977um $\times$ 1040um의 면적을 갖는다.

• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.29-38
• /
• 2004

이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF(2$^{8}$ ) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.118-124
• /
• 2008

디지털 비디오 방송표준(DVB-S2)은 순방향 에러 코딩방법으로 BCH와 LDPC을 연결한 시스템을 내부코딩으로 사용한다. DVB-S2에서 LDPC 코드는 11개의 서로 다른 부호화 율을 정의하고 있기 때문에, DVB-S2 LDPC 복호기는 다양한 부호화 율을 지원해야 한다. 11개의 부호화 율 중에서 7가지(3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 9/10)는 균일한 부호화 율이고, 나머지 4가지(1/4, 1/3, 2/5, 1/2)는 비균일 부호화 율이다. 본 논문에서는 균일한 LDPC 코드를 위한 유연한 복호기를 제시한다. 제안된 복호기는 칩의 면적, 메모리의 효율, 처리속도 등에서 많은 장점을 갖는 반 병렬 복호 구조와 변수노드와 체크노드의 내부 연결선을 줄이고 다양한 부호화 율을 지원할 수 있도록 Benes 네트워크를 결합하여 블록크기가 64,800까지 사용가능하도록 설계하였다. 제안하는 복호기는 200MHz에서 193.2MbPs의 처리속도를 갖으며, 면적은 $16.261m^2$이고, 전력은 공급전압이 1.5V에서 198mW의 소모를 보인다.

• 한국항해항만학회지
• /
• 제31권5호
• /
• pp.409-414
• /
• 2007

GPS 환경에서 다중경로 신호는 의사거리 측정 정확도의 성능을 감소시키므로 GPS에 기반한 응용에서 위치 성능 감소로 나타나며, 이는 특히 고층 건물이 많은 도심환경 및 수면에 의한 반사가 많은 해양에서 문제가 된다. 다중경로 신호는 GPS 수신기 내부 상관기에서 상관 함수의 Early-Late 간 비대칭을 유발하므로, 본 논문에서는 Late 상관 값의 비대칭 정도를 보상하여 다중경로 오차를 제거하기 위한 가중 상관기 구조를 소프트웨어 GPS 수신기를 이용하여 구현하고, 그 성능을 평가하였다. 가중 상관기는 2개의 상관 암으로 이루어진 다중 상관기를 사용하여 상관함수의 비대칭 여부를 판단하고, 비대칭성을 감소시키기 위한 보정치를 생성한다. 이 구조는 다중 상관기에 비하여 연산 처리량 부하는 감소시키는 반면, 비슷한 다중경로 오차 제거 성능을 제공한다. 본 논문에서는 다중경로 신호 생성 블록을 포함한 GPS 신호 발생기와 가중 상관기 구조를 포함한 소프트웨어 GPS 수신기를 이용하여 다중경로 오차 제거 성능을 검증하였다. 실험을 통하여 가중 상관기가 일반 상관기와 협대역 상관기보다 더 나은 오차 제거 성능을 보임을 확인하였다.

• Journal of Animal Science and Technology
• /
• 제52권5호
• /
• pp.357-366
• /
• 2010

한우의 유전체 전장의 정보를 Illumina BeadArray$^{TM}$ Bovine SNP50 assay를 이용하여 단일염기다형 현상을 조사한 결과, 유전적 다양성을 보이는 좌위가 약 32,567 좌위 이상에서 다양성을 보이고 있었으며 약 5,554 좌위에서 다양성이 조사되지 않았다. 이는 조사된 자료의 가계집단의 수가 크게 제한되었기 때문에 기인될 수 있으며 또 다른 원인으로는 한우 종축집단의 크기가 작을 수 있다는 현상을 반증한다고 사료된다. 유전분석의 기초가 되는 혈통기록에 의한 개체간 혈연관계를 유전체 정보에 의한 혈연관계와 비교하여 본 결과, 유전체 정보에 의한 혈연관계의 크기가 혈통기록에 의한 혈연관계보다 좀 더 정확하게 추정될 수 있다는 장점이 있으며 혈통기록상의 오류로 그릇된 혈연관계의 크기를 유전체 정보를 통하여 보완할 수 있다는 장점이 있다. 이러한 장점을 활용하면 유전체정보를 이용한 유전능력 평가의 정확성을 크게 향상시킬 수 있을 것으로 사료되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.239-240
• /
• 2012

With advancements in semiconductor device technologies, manufacturing processes are getting more complex and it became more difficult to maintain tighter process control. As the number of processing step increased for fabricating complex chip structure, potential fault inducing factors are prevail and their allowable margins are continuously reduced. Therefore, one of the key to success in semiconductor manufacturing is highly accurate and fast fault detection and classification at each stage to reduce any undesired variation and identify the cause of the fault. Sensors in the equipment are used to monitor the state of the process. The idea is that whenever there is a fault in the process, it appears as some variation in the output from any of the sensors monitoring the process. These sensors may refer to information about pressure, RF power or gas flow and etc. in the equipment. By relating the data from these sensors to the process condition, any abnormality in the process can be identified, but it still holds some degree of certainty. Our hypothesis in this research is to capture the features of equipment condition data from healthy process library. We can use the health data as a reference for upcoming processes and this is made possible by mathematically modeling of the acquired data. In this work we demonstrate the use of recurrent neural network (RNN) has been used. RNN is a dynamic neural network that makes the output as a function of previous inputs. In our case we have etch equipment tool set data, consisting of 22 parameters and 9 runs. This data was first synchronized using the Dynamic Time Warping (DTW) algorithm. The synchronized data from the sensors in the form of time series is then provided to RNN which trains and restructures itself according to the input and then predicts a value, one step ahead in time, which depends on the past values of data. Eight runs of process data were used to train the network, while in order to check the performance of the network, one run was used as a test input. Next, a mean squared error based probability generating function was used to assign probability of fault in each parameter by comparing the predicted and actual values of the data. In the future we will make use of the Bayesian Networks to classify the detected faults. Bayesian Networks use directed acyclic graphs that relate different parameters through their conditional dependencies in order to find inference among them. The relationships between parameters from the data will be used to generate the structure of Bayesian Network and then posterior probability of different faults will be calculated using inference algorithms.

• 미생물학회지
• /
• 제37권1호
• /
• pp.92-99
• /
• 2001

Pi1ot plant (200 l)에서의 유가식 배양에 의한 Ralstonia eutopha KHB 8862의 고농도 배 양을 통하여 Poly(3-hydroxybutyrate) (PHB)의 대량생산을 모색하였다. 그 결과 배양 80시간 후 168 g/l의 건체량과 건체량의 74%에 달하는 PHB를 생산할 수 있었으며, 이때의 고과당 시럽으로부터의 PHB 전환수율 및 PHB 생산성은 각각 0.27 (w/w) 및 1.6 $gl^{-1}$ $h^{-1}$ /이었다. 이를 토대로 본 연구에서는 미생물 발효에 의한 PHB 생산 cost 및 그 경제성을 분석하였다. 신규설비투자를 고려하지 않은 경우의 PHB의 생산 cost는 US$2.41/kg으로 산출된 반면에 신규 설비투자를 고려한 경우에는 US$3.15/kg으로 상승되었다. 탄소원의 PHB로의 전환수율과 발효 생산성 모두 PHB 생산비를 결정하는 중요요인이지만 전체 생산비의 37%를 차지하는 탄소원 원료비의 비중이 설비투자의 감가상각비 비중 (17%)에 비해 높기 때문에 생산성을 높이는 노력보다는 전환수율을 개선하는 것이 PHB 생산비용 절감의 핵심이 되는 것으로 나타났다. PHB chip으로의 제조시 PHB 생산 cost는 US$4.0/kg의 수준으로 현재로서는 범용 합성플라스틱에 비하여 경쟁력을 확보하지 못한다. 따라서 생산비 절감을 통한 범용수지로써 경쟁력 제고와 함께 바이오의약 분야 등의 고부가가치 영역에서의 새로운 용도 개발 등이 적극 요구된다.

• 대한의용생체공학회:의공학회지
• /
• 제19권3호
• /
• pp.251-260
• /
• 1998

홀터 심전계는 심장 이상으로 인한 급사 위험이 있는 환자를 위한 비관혈인 진단 장비이다. 본 연구에서는 일상생활 중에 심전도 데이터를 획득할 수 있도록 원칩 마이크로프로세서와 대용량메모리인 플레쉬 메모리(flash memory) 카드를 이용하여 2채널의 홀터 심전계를 설계하였다. 시스템 하드웨어는 크게 원칩 마이크로프로세서(68HC11E9)의 아날로그 심전도 처리회로, 플레쉬 메모리 카드로 구성하였다. 아날로그 심전도 처리회로는 250,500,1000의 이득을 갖는 증폭기와 0.05-100Hz의 대역폭을 갖는 대역통과 필터, 호흡으로 인한 기저선의 이동을 제거하기 위한 auto-balancing 회로와 포화-보정회로를 사용하였다. 심전도 신호는 240샘플/초 샘플링하여 A/D 변환하였다. 심전도는 필터링 및 전처리 과정을 통하여 특징점인 Q-R-T파를 검출하고, 이를 근거로 템플리트 생성, ST레벨, 심박수, QT간격 측정과 부정맥을 검출하였다. 또한 장시간동안의 심전도 데이터와 측정된 진단파라미터를 저장하기 위해 실시간 압축 알고리즘인 MFan과 delta modulation 방법을 이용하여 데이터를 압축, 저장하였다. 20M 바이트 용량의 플레쉬 메모리 카드에 기록된 데이터는 PC의 DOS나 Windows 환경의 ambulatory monitoring 분석시스템과 쉽게 인터페이스가 가능하도록 FFS(Flash File System)의 호환 가능한 SBF(Symetric Block format)포맷으로 저장하여 분석시스템에서 데이터 처리 및 관리할 수 있게 하였다.

• 센서학회지
• /
• 제12권2호
• /
• pp.72-78
• /
• 2003

본 논문은 마이크로 플럭스게이트 자기 센서 (micro fluxgate magnetic sensor)의 여자코일 선폭에 따른 자계 검출 특성 변화에 관한 것이다. 센서 제작을 위해 PCB 다층 적층기술을 사용하였으며, 연자성 코어를 둘러싼 여자코일 선폭을 각각 $260\;{\mu}m$와 $520\;{\mu}m$로 센서를 구현하였다. 센서는 모두 5층의 기판을 적층 하였으며, 가운데 (3번째)기판을 자성체 코어로, 자성체 코어 외부 (2번째와 4번째)기판을 여자코일로, 최외부 (1번째와 5번째)기판을 검출코일로 제작하였다. 연자성 코어로는 약 100,000의 큰 DC 투자율 (permeability)을 갖는 코발트 (Co)가 주성분인 아몰퍼스 재료를 사용하였으며, 자속 누설을 최소화하기 위해 사각 링 형태를 유지하였다. 솔레노이드 형태의 여자코일과 검출코일은 구리 재질로 제작되었다. $260\;{\mu}m$ 여자코일 선폭을 갖는 자기센서는 여자조건이 360 kHz, $3\;V_{p_p}$의 정현파일 경우에 780 V/T로 매우 우수한 감도를 보이고 있으며, $-100\;{\mu}T\;{\sim}\;+100\;{\mu}T$ 영역에서 매우 우수한 선형특성을 보이고 있다. 자기 센서의 크기는 $7.3\;{\times}\;5.7\;mm^2$이며, 소비전력은 약 8 mW이다. 이런 초소형 자기센서는 휴대용 네비게이션 시스템, telematics, VR 게임기 등 다양한 응용분야에 적용할 수 있다.

• 한국통신학회논문지
• /
• 제42권4호
• /
• pp.716-722
• /
• 2017

본 논문에서는 은 나노 분말과 카본 잉크를 이용하여 13.56 MHz에서 동작하는 완전 인쇄형 NFC 태그를 설계 및 제작하였다. 제안된 NFC 태그는 50 pF의 내부 커패시턴스를 갖는 NFC 태그 IC에 적용하기 위해서, $2.74{\mu}H$의 인덕턴스를 갖는 원형 코일을 PI 필름 위에 설계하였으며, 전통적인 회로 제작 방식인 PCB 제조 공정에 비해 대면적 및 대량 생산, 저비용, 친환경공정 등의 장점을 가진 인쇄 전자 기술인 스크린 프린팅 기법을 이용하여 제작하였다. 제안된 구조는 단일 층으로 구현된 원형 코일, 코일 외곽과 중심부 사이에 칩 실장을 위한 점퍼 패턴, 그리고 코일과 점퍼 패턴과의 절연을 위한 절연 패턴으로 구성되어 있으며, 은 나노 분말과 카본 잉크를 이용하여 전도성 패턴과 절연 패턴을 중첩 인쇄하여 구현하였다. 본 논문에서 제안된 NFC 태그의 성능 검증을 위해 인쇄선폭, 두께, 선저항, 밀착력 그리고 환경 신뢰성 평가 등을 수행하였으며, 완전 인쇄형 제작 방식 기반 NFC 태그의 적합성을 확인하였다.