• 제목/요약/키워드: Chip former

검색결과 25건 처리시간 0.023초

절삭가공에서 칩포머에 의한 절삭저항 (Cutting Force by Chip Former in Machining)

  • 최원식
    • 한국산업융합학회 논문집
    • /
    • 제7권4호
    • /
    • pp.325-330
    • /
    • 2004
  • The forces acting on the tool are an important aspect of maching. For those concerned with the manufacture of machine tools, a knowledge of the forces in needed for estimation of power reguirements and for the design of machine tool elements tool-holders and fixtures, adequately rigid and free from vibration. The force reguired to form the chip is dependent on the shear yield strength of the work material un der cutting conditions which are cutting speed, workpiece, feedrate, insert type. In this study, FG, ML, MP, MC, C, RT inserts were investigated in turning using SM45C, SCM4, SKD11, SUS316, materials. The diameter of materials was 60mm, 80mm, 110mm. This paper presents MP were lowest and SKD11 were largest of the workpiece in cutting forces.

  • PDF

절삭 조건과 공구 형상 인자로 구성된 무차원 파라미터에 의한 절삭 성능 및 칩절단 특성 평가(I) (Assessment of cutting performance and chip breaking characteristics with a nondimensional parameter consists of cutting condition and tool shape factor(l) -Orthogonal cutting-)

  • 이영문;최원식;서석원
    • 한국정밀공학회지
    • /
    • 제11권6호
    • /
    • pp.179-184
    • /
    • 1994
  • In this study a nondimensional parameter, feed/land length(F/L) was introduced, and using this parameter, cutting performance and chip breaking characteristics of the groove and the land angle type chip formers were assessed. Specific cutting energy consumed and shape of broken chip with its breaking cycle time were appraised to find out the ranges of F/L value where efficient cutting and effective chip breaking could be achieved. C type chip was found out to be the most preferable in terms of cutting efficiency.

  • PDF

Fabrication of $TiH_2$ Powders from Titanium Tuning Chip by Mechanical Milling

  • Jang, Jin-Man;Lee, Won-Sik;Ko, Se-Hyun
    • 한국분말야금학회:학술대회논문집
    • /
    • 한국분말야금학회 2006년도 Extended Abstracts of 2006 POWDER METALLURGY World Congress Part2
    • /
    • pp.969-970
    • /
    • 2006
  • In present work, manufacturing technologies of titanium hydride powder were studied for recycling of titanium tuning chip and for this, attrition ball milling was carried out under $H_2$ pressure of 0.5 MPa. Ti chips were completely transformed into $TiH_2$ within several hundred seconds. Dehydrogenation process $TiH_2$ powders is consist of two reactions: one is reaction of $TiH_2$ to $TiH_x$ and the other decomposition of $TiH_x$ to Ti and $H_2$. The former reaction shows relatively low activation energy and it is suggested that the reaction is caused by introduction of defects due to milling.

  • PDF

임베디드시스템에 기반을 둔 시스템온칩 구성에 관한 연구 (A Study on Constructing the System-on-Chip based on Embedded Systems)

  • 박춘명
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2015년도 춘계학술대회
    • /
    • pp.888-889
    • /
    • 2015
  • 본 논문에서는 입베디드세스템에 기초를 둔 시스템온칩을 구성하는 방법을 제안하였다. 제안한 방법은 이전의 방법에 비해 좀 더 콤팩트하고 효과적이다. 이 방법은 높은 수행시뮬레이션을 요구하고 하드웨어/소프트웨어 통합설계 툴을 사용하여 구현을 위한 실행 가능한 규격화된 적절함을 요구한다. 시스템 인터페이스 처럼 이미 존재하고 있는 부품의 재사용은 지원되지만, 작업 이후는 단지 하드웨어/소프트웨어 통합설계 툴의 프로그램에 의해 수행되어진다. 실제 설계 흐름은 모든 프로세스를 통하여 요구되는 구현으로부터 모든 설계 단계 사이의 궤환을 허용하게끔 설명되어진다. 향후 좀 더 진보된 임베디드시스템에 기초를 둔 시스템온칩을 구성하는 방법이 요구된다.

  • PDF

알루미나를 충전재로 첨가한 붕규산염 유리의 소결 및 결정화 방지기구에 대한 연구 (A Study on the Sintering and Mechanism of Crystallization Prevention of Alumina Filled Borosilicate Glass)

  • 박정현;이상진;성재석
    • 한국세라믹학회지
    • /
    • 제29권12호
    • /
    • pp.956-962
    • /
    • 1992
  • The predominant sintering mechanisms of low firing temperature ceramic substrate which consists of borosilicate glass containing alumina as a filler are the rearrangement of alumina particles and the viscous flow of glass powders. In this system, sintering condition depends on the volume ratio of alumina to glass and on the particle size. When the substrate contains about 35 vol% alumina filler and the average alumina particle size is 4 $\mu\textrm{m}$, the best firing condition is obtained at the temperature range of 900∼1000$^{\circ}C$. The extensive rearrangement behavior occurs at these conditions, and the optimum sintering condition is attained by smaller size of glass particles, too. The formation of cristobalite during sintering causes the difference of thermal expansion coefficient between the substrate and Si chip. This phenomenon degradates the capacity of Si chip. Therefore, the crystallization should be prevented. In the alumina filled borosilicate glass system, the crystallization does not occur. This effect may have some relation with aluminum ions in alumina. For aluminum ions diffuse into glass matrix during sintering, functiong as network former.

  • PDF

GOST 암호화 알고리즘의 구현 및 분석 (Design and Analysis of the GOST Encryption Algorithm)

  • 류승석;정연모
    • 한국시뮬레이션학회논문지
    • /
    • 제9권2호
    • /
    • pp.15-25
    • /
    • 2000
  • Since data security problems are very important in the information age, cryptographic algorithms for encryption and decryption have been studied for a long time. The GOST(Gosudarstvennyi Standard or Government Standard) algorithm as a data encryption algorithm with a 256-bit key is a 64-bit block algorithm developed in the former Soviet Union. In this paper, we describe how to design an encryption chip based on the GOST algorithm. In addition, the GOST algorithm is compared with the DES(Data Encryption Standard) algorithm, which has been used as a conventional data encryption algorithm, in modeling techniques and their performance. The GOST algorithm whose key size is relatively longer than that of the DES algorithm has been expanded to get better performance, modeled in VHDL, and simulated for implementation with an CPLD chip.

  • PDF

임베디드시스템을 사용한 시스템온칩 (The SoC using Embedded Systems)

  • 박춘명
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2007년도 춘계종합학술대회
    • /
    • pp.481-484
    • /
    • 2007
  • 본 논문에서는 임베디드시스템에 기초를 둔 시스템온칩을 구성하는 방법을 제안하였다. 제안한 방법은 이전의 방법에 비해 좀 더 콤팩트하고 효과적이다. 이 방법은 높은 수행시뮬레이션을 요구하고 하드웨어/소프트웨어 통합설계 툴을 사용하여 구현을 위한 실행 가능한 규격화된 적절함을 요구한다. 시스템 인터페이스 처럼 이미 존재하고 있는 부품의 재사용은 지원되지만, 작업 이후는 단지 하드웨어/소프트웨어 통합설계 툴의 프로그램에 의해 수행되어진다. 실제 설계 흐름은 모든 프로세스를 통하여 요구되는 구현으로부터 모든 설계 단계 사이의 궤환을 허용하게끔 설명되어진다. 향후 좀더 진보된 임베디드시스템에 기초를 둔 시스템은칩을 구성하는 방법이 요구된다.

  • PDF

DDS을 이용한 FH / GMSK 시스템 (FH/GMSK System using DDS)

  • 김청;이무영
    • 한국전자파학회논문지
    • /
    • 제8권4호
    • /
    • pp.415-425
    • /
    • 1997
  • 주파수 호핑통신은 많은 장점이 있으나 주파수합성기나 동기회로 등이 복잡하기 때문에 간이형 통신 시스템에는 부적합 한 것으로 알려져 있다. 본 논문은 송신단에서 GMSK신호에 의해 변조된 주파수 호핑신호와 그보다 한 칩 지연된 주파수 호핑신호를 전송한 후, 수신단의 혼합기(Mixer) 출력단에서 신호를 둘로 나누어 직접 또는 지연시켜서 헤태로다인 상관기에 보내는 방법으로 동기회로를 줄일 수 있는 새로운 FH 시스템을 제안한다. 해석 및 실험을 통하여 이것이 가능함을 확인하였으며 915~929 MHz 주파수대에서 칩을(Chip rate)을 31개 로 하여 부가적인 백색 가우시안 잡음(Additive white gaussian noise) 전송 조건하에서 통신이 가능함을 확인하였다.

  • PDF

AAL 유형 2 셀 스위칭을 지원하는 ATM 스위치의 성능 평가 및 AAL 유형 2 스위치 모듈의 FPGA 구현 (The Performance Evaluation of an ATM Switch supporting AAL Type 2 cell Switching and The FPGA Implementation of AAL Type 2 Switch Module)

  • 손승일
    • 인터넷정보학회논문지
    • /
    • 제5권3호
    • /
    • pp.45-56
    • /
    • 2004
  • 본 논문에서는 네트워크가 많은 endpoint를 가질지라도 낮은 비트율의 데이터를 효율적으로 전송할 수 있는 AAL 유형 2 스위치를 포함하는 ATM스위치 구조를 제안한다. 컴퓨터 프로그램으로 모델링한 ATM스위치는 AAL 유형 1, AAL 유형 2, AAL 유형 3/4 및 AAL 유형 5 셀로 이루어진 모든 유형의 AAL 셀에 대해 셀 스위칭을 지원하고 있다. 우리는 2가지 방식의 스위치를 제안하고 있는데, 하나는 개별적인 입력 포트마다 AAL 유형 2 셀 처리를 지원하는 스위치 패브릭이고, 다른 하나는 모든 입력 포트에 대한 전체적인 AAL 셀 처리를 지원하는 스위치 패브릭이다. 시뮬레이션 결과는 후자의 방식이 전자의 방식보다 우수한 것으로 나타났다. 그러나, 전자의 방식이 구현이 용이하고, 확장성에 대한 장점을 가지고 있다. 따라서 본 논문에서는 전자의 방식을 채용한 AAL 유형 2 스위치 모듈을 VHDL 언어를 사용하여 설계하였으며, 이를 FPGA로 구현하였다. 설계된 칩은 52MHz에서 동작하였다. 본 논문의 ATM 스위치 패브릭은 범용의 ATM 스위치 패브릭으로서 뿐만 아니라 ATM 네트워크상으로 모바일 통신, 협대역 서비스 및 무선 ATM등에 폭넓게 응용될 것으로 사료된다.

  • PDF

2 차원 Si 종형 Hall 소자의 자기감도 개선 (Magnetic Sensitivity Improvement of 2-Dimensional Silicon Vertical Hall Device)

  • 류지구
    • 센서학회지
    • /
    • 제23권6호
    • /
    • pp.392-396
    • /
    • 2014
  • The 2-dimensional silicon vertical Hall devices, which are sensitive to X,Y components of the magnetic field parallel to the surface of the chip, are fabricated using a modified bipolar process. It consists of the thin p-layer at Si-$SiO_2$ interface and n-epi layer to improve the sensitivity and influence of interface effect. Experimental samples are a sensor type K with and type J without $p^+$ isolation dam adjacent to the center current electrode. The results for both type show a more high sensitivity than the former's 2-dimensional vertical Hall devices and a good linearity. The measured non-linearity is about 0.8%. The sensitivity of type J and type K are about 66 V/AT and 200 V/AT, respectively. This sensor's behavior can be explained by the similar J-FET model.