• 제목/요약/키워드: Chip Design

검색결과 2,170건 처리시간 0.029초

UHF대역 RFID 태그를 위한 저전력 고성능 아날로그 회로 설계 (Design of Low-Power High-Performance Analog Circuits for UHF Band RFID Tags)

  • 심현철;차충현;박종태;유종근
    • 한국정보통신학회논문지
    • /
    • 제12권1호
    • /
    • pp.130-136
    • /
    • 2008
  • 본 논문에서는 $UHF(860{\sim}960MHz)$ 대역 RFTD 태그(tag) 칩을 위한 저전력 고성능 아날로그 회로를 설계하였다. 설계된 아날로그 front-end 블록은 국제표준인 ISO/IEC 18000-6C(EPCglobal class1 generation2) 표준규격을 따르며, 성능테스트를 위한 메모리 블록을 포함하고 있다. 모든 회로를 1V에서 동작하도록 하여 세부 회로들의 전력소모를 최소화하였으며, 보다 정확한 복조를 위해 전류모드 슈미트 트리거를 포함한 ASK 복조기를 제안하였다. 제안된 복조기는 0.014% 복조오차를 갖는다. 설계된 회로를 0.18um CMOS 공정 변수를 이용하여 모의실험 한 결과 최소 $0.2V_{peak}$ 입력으로 동작 가능하며, 1V 전원전압에서 $2.63{\mu}A$의 전류소모를 갖는다. 칩 면적은 $0.12mm^2$이다.

고해상도를 위한 DAC 오차 보정법을 가진 10-비트 전류 출력형 디지털-아날로그 변환기 설계 (A Design of 10bit current output Type Digital-to-Analog converter with self-Calibration Techique for high Resolution)

  • 송준계;신건순
    • 한국정보통신학회논문지
    • /
    • 제12권4호
    • /
    • pp.691-698
    • /
    • 2008
  • 본 논문은 상위 7-비트와 하위3-비트의 binary-thermal decoding 방식과 segmented 전류원 구조로서 전력소모, 선형성 및 글리치 에너지 등 주요 사양을 고려하여, 3.3V 10비트 CMOS D/A 변환기를 제안한다. 동적 성능을 향상 시키기위해 출력단에 return-to-zero 회로를 사용하였고, segmented 전류원 구조와 최적화 된 binary-thermal decoding 방식으로 D/A 변환기가 가질 수 있는 장점은 디코딩 논리 회로의 복잡성을 단순화함으로 칩면적을 줄일 수 있다. 제안된 변환기는 $0.35{\mu}m$ CMOS n-well 표준공정을 이용한다. 설계된 회로의 상승/하강시간, 정착시간, 및 INL/DNL은 각각 1.90/2.0ns, 12.79ns, ${\pm}2.5/{\pm}0.7\;LSB$로 나타난다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 250mW의 전력소모가 측정된다.

ARM을 이용한 카메라 시스템 보드 개발에 관한 연구 (Development of Camera System Board Using ARM)

  • 최영규
    • 한국정보전자통신기술학회논문지
    • /
    • 제11권6호
    • /
    • pp.664-670
    • /
    • 2018
  • 현대 사회는 감시의 눈이라 하는 CCTV가 일상생활 속에서 다양한 방법으로 영상데이터를 수집하기 위해 사용되고 있다. 치안 및 감시, 방범용으로 CCTV를 활용할 뿐만 아니라 자동차에 블랙박스 등 많은 분야에서 활용되고 있다. 본 논문에서는 STM32F407 ARM 칩을 기반으로 다양한 분야에 응용할 수 있는 카메라 시스템을 개발하기 위해 연구를 진행하였다. 카메라 시스템 개발을 위해 솔리드 웍스 환경에서 전체적인 구조를 3D를 기반으로 카메라 시스템을 모델링을 진행하였다. PCB 보드 설계는 카메라 시스템 모델링 파일에서 PCB 부품을 iges 파일로 추출하여 Altium Designer 툴에서 3D와 2D 보드로 변환하여 PCB 설계 진행함으로써 완성도 높은 조립성을 가질 수 있도록 진행하였다. 카메라 시스템 회로 및 PCB를 설계한 후, TRM(Thermal Risk Management) 툴을 활용해서 보드에서 발생하는 발열 시뮬레이션을 진행을 통해 대처할 수 있도록 함으로써 안정적인 시스템 구현에 관한 연구를 진행하였다.

Sub-GHz 근거리 무선통신을 위한 0.18 μm CMOS 전력증폭기 (0.18 μm CMOS Power Amplifier for Subgigahertz Short-Range Wireless Communications)

  • 임정택;최한웅;이은규;최선규;송재혁;김상효;이동주;김완식;김소수;서미희;정방철;김철영
    • 한국전자파학회논문지
    • /
    • 제29권11호
    • /
    • pp.834-841
    • /
    • 2018
  • 본 논문은 $0.18{\mu}m$ CMOS 공정을 이용한 Sub-GHz 근거리 무선통신을 위한 전력증폭기 설계에 관한 내용이다. 가상접지 노드를 용이하게 형성하며, 출력전력을 키울 수 있는 차동구조로 설계하였으며, breakdown으로 인한 문제를 최소화하기 위하여 cascode 구조로 설계하였다. 또한 출력전력과 Power Added Efficiency(PAE)가 최대가 되도록 트랜지스터 게이트 폭을 결정하고, matching network으로 인한 손실이 최소화하기 위해 EM simulation을 통하여 balun을 최적화하였다. 제작된 전력증폭기는 크기가 $2.14mm^2$이며, 860~960 MHz의 주파수 범위에서 49.5 dB 이상의 이득과 26.7 dBm의 최대출력을 가지며, 최대효율은 20.7 %이다.

0.25 ㎛ GaN HEMT 기술을 이용한 우수한 성능의 X-대역 전력 증폭기 (High performance X-band power amplifier MMIC using a 0.25 ㎛ GaN HEMT technology)

  • 이복형;박병준;최선열;임병옥;고주석;김성찬
    • 전기전자학회논문지
    • /
    • 제23권2호
    • /
    • pp.425-430
    • /
    • 2019
  • 본 논문에서는 게이트 길이가 $0.25{\mu}m$인 GaN HEMT 기술을 사용하여 개발된 X-대역 전력 증폭기의 특성을 기술한다. 개발된 X-대역 전력 증폭기는 9~10 GHz의 대역에서 22.7 dB 이상의 소신호 이득과 43.02 dBm(20.04 W) 이상의 포화 출력 전력을 가진다. 최대 포화 출력 전력은 9.5 GHz에서 43.84 dBm (24.21 W)이였다. 전력 부가 효율은 41.0~51.24%의 특성을 얻었으며 칩의 크기는 $3.7mm{\times}2.3mm$이다. 출력 전력 밀도는 $2.84W/mm^2$를 나타내었다. 개발된 GaN 전력 증폭기는 다양한 X-대역 레이더 응용에 적용 가능할 것으로 예상된다.

고성능 AC-DC 변환기를 이용한 저전압 진동에너지 하베스팅 회로 (A Low-voltage Vibrational Energy Harvesting Circuit using a High-performance AC-DC converter)

  • 공효상;한장호;최진욱;윤은정;유종근
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 추계학술대회
    • /
    • pp.533-536
    • /
    • 2016
  • 본 논문에서는 진동 에너지를 이용한 MPPT 제어기능을 갖는 에너지 하베스팅 회로를 설계하였다. Body-bias technique과 bulk-driven technique을 이용하여 저전압에서도 높은 효율특성을 갖는 고성능 AC-DC 변환기를 제안하고 진동에너지 하베스팅 회로 설계에 적용하였다. MPPT (Maximum Power Point Tracking) 제어는 진동소자의 개방회로전압과 MPP 전압간의 관계를 이용하였으며, 진동소자의 개방회로전압을 주기적으로 샘플링 함으로써 이를 이용해 MPPT 기준전압을 생성하고, 이를 기준으로 부하로의 에너지 공급을 제어한다. $0.35{\mu}m$ CMOS 공정으로 설계된 회로의 칩 면적은 $1.21mm{\times}0.98mm$이다.

  • PDF

친환경 소프트 포장재의 공학적 특성에 관한 연구 (Charateristics of Soft Paving Materials used Eco-friendly)

  • 전두준;박승진
    • 한국재난정보학회 논문집
    • /
    • 제15권2호
    • /
    • pp.206-213
    • /
    • 2019
  • 연구목적: 본 연구에서는 친환경 소재인 알톱밥과 EPDM칩을 사용하여 친환경 포장재의 개발을 목적으로 한다. 연구방법: 친환경 재료로 환경적으로 문제가 없고, EPDM칩을 사용함으로써 보행감을 높이며, 알톱밥에 소금물 혼합 우드스테인과 우레탄바인더를 혼합하여 내구성을 향상시킨다. 연구결과: 배합설계 시험을 통하여 최적 배합비를 산출하였고, 배합비를 바탕으로 세립의 알톱밥과 EPDM칩을 사용하여 보도의 표층재, 단입도의 알톱밥만을 사용하여 투수성과 반탄력을 갖춘 보도의 기층재 및 자전거도로의 표층재로 구성하였고 시험시공을 통해 적용공법을 제시하였다. 결론: 본 연구를 통해 기존의 탄성포장재와 달리 휨강도를 제시하고 우수한 투수계수를 나타냄으로 보도포장재로서 경제적인 시공이 바로 가능할 것으로 판단된다.

ECC 기반의 공개키 보안 프로토콜을 지원하는 보안 SoC (A Security SoC supporting ECC based Public-Key Security Protocols)

  • 김동성;신경욱
    • 한국정보통신학회논문지
    • /
    • 제24권11호
    • /
    • pp.1470-1476
    • /
    • 2020
  • 모바일 장치와 IoT의 보안 프로토콜 구현에 적합한 경량 보안 SoC 설계에 대해 기술한다. Cortex-M0을 CPU로 사용하는 보안 SoC에는 타원곡선 암호 (elliptic curve cryptography) 코어, SHA3 해시 코어, ARIA-AES 블록 암호 코어 및 무작위 난수 생성기 (TRNG) 코어 등의 하드웨어 크립토 엔진들이 내장되어 있다. 핵심 연산장치인 ECC 코어는 SEC2에 정의된 20개의 소수체와 이진체 타원곡선을 지원하며, 부분곱 생성 및 가산 연산과 모듈러 축약 연산이 서브 파이프라인 방식으로 동작하는 워드 기반 몽고메리 곱셈기를 기반으로 설계되었다. 보안 SoC를 Cyclone-5 FPGA 디바이스에 구현하고 타원곡선 디지털 서명 프로토콜의 H/W-S/W 통합 검증을 하였다. 65-nm CMOS 셀 라이브러리로 합성된 보안 SoC는 193,312 등가 게이트와 84 kbyte의 메모리로 구현되었다.

위성 통신 응용을 위한 Ku-대역 3 Watt PHEMT MMIC 전력 증폭기 (A Ku-band 3 Watt PHEMT MMIC Power Amplifier for satellite communication applications)

  • 엄원영;임병옥;김성찬
    • 전기전자학회논문지
    • /
    • 제24권4호
    • /
    • pp.1093-1097
    • /
    • 2020
  • 본 논문에서는 위성 통신 시스템 응용을 위하여 Ku-대역에서 동작하는 3 W PHEMT MMIC 전력 증폭기의 특성을 기술한다. 3 W PHEMT MMIC 전력 증폭기는 WIN(wireless information networking) semiconductor Corp.에서 제공하는 게이트 길이가 0.25 ㎛인 GaAs 기반 PHEMT (pseudomorphic high electron mobility transistor) 공정을 사용하여 개발되었다. 개발된 Ku-대역 PHEMT MMIC 전력 증폭기는 13.75 GHz에서부터 14.5 GHz까지의 동작주파수 범위에서 22.2~23.1 dB의 소신호 이득과 34.8~35.4 dBm의 포화 출력 전력을 가진다. 최대 포화 출력 전력은 13.75 GHz에서 35.4 dBm (3.47 W)이었다. 전력 부가 효율은 30.8~37.83%의 특성을 얻었으며 칩의 크기는 4.4 mm×1.9 mm이다. 개발된 PHEMT MMIC 전력 증폭기는 다양한 Ku-대역 위성 통신 시스템 응용에 적용 가능할 것으로 예상된다.

스트림 암호 Rabbit에 대한 전력분석 공격 (Power Analysis Attacks on the Stream Cipher Rabbit)

  • 배기석;안만기;박제훈;이훈재;문상재
    • 정보보호학회논문지
    • /
    • 제21권3호
    • /
    • pp.27-35
    • /
    • 2011
  • 무선 센서 네트워크(wireless sensor network)의 센서 노드는 특성상 전력 소모량, 전송 속도 및 도달 거리 등이 고려되어 설계되야 하며, 여러 형태의 공격(도청, 해킹, 가입자 비밀정보 유출, 서비스 도착상태 등)에 안전해야 한다. 최근 유럽연합의 eSTREAM 공모사업에서 소프트웨어 분야에 선정된 Rabbit 알고리듬은 ISO/IEC 18033-4 기술분야에 추가 선정되었으며 무선 센서 네트워크에 적용 가능한 스트림 암호이다. 이러한 Rabbit 알고리듬은 이론적 분석에 의해 부채널분석 공격에 대한 복잡도가 중간수준(medium)으로 평가됨에 따라, 본 논문에서는 Rabbit에 대한 전력분석 공격방법을 제안하고 실험을 통하여 검증하였다. 실험을 위해서 프로그래밍이 가능한 고성능 8비트 RISC 계열의 AVR 마이크로프로세서 (ATmega128 L)를 장착한 IEEE 802.15.4/ZigBee 보드에 전력분석 공격의 대응방법이 적용되지 않은 시스템을 구현하고, 해밍무게 모델을 적용한 전력분석 공격을 실시하였다.