• 제목/요약/키워드: Check sum

검색결과 126건 처리시간 0.03초

A Class of Check Matrices Constructed from Euclidean Geometry and Their Application to Quantum LDPC Codes

  • Dong, Cao;Yaoliang, Song
    • Journal of Communications and Networks
    • /
    • 제15권1호
    • /
    • pp.71-76
    • /
    • 2013
  • A new class of quantum low-density parity-check (LDPC) codes whose parity-check matrices are dual-containing matrices constructed based on lines of Euclidean geometries (EGs) is presented. The parity-check matrices of our quantum codes contain one and only one 4-cycle in every two rows and have better distance properties. However, the classical parity-check matrix constructed from EGs does not satisfy the condition of dual-containing. In some parameter conditions, parts of the rows in the matrix maybe have not any nonzero element in common. Notably, we propose four families of fascinating structure according to changes in all the parameters, and the parity-check matrices are adopted to satisfy the requirement of dual-containing. Series of matrix properties are proved. Construction methods of the parity-check matrices with dual-containing property are given. The simulation results show that the quantum LDPC codes constructed by this method perform very well over the depolarizing channel when decoded with iterative decoding based on the sum-product algorithm. Also, the quantum codes constructed in this paper outperform other quantum codes based on EGs.

HSS 기반의 고속 LDPC 복호기 FPGA 설계 (A FPGA Design of High Speed LDPC Decoder Based on HSS)

  • 김민혁;박태두;정지원
    • 한국전자파학회논문지
    • /
    • 제23권11호
    • /
    • pp.1248-1255
    • /
    • 2012
  • 본 논문에서는 DVB-S2에 제시된 LDPC 복P호기에 대하여 효율적인 알고리즘을 제안하고 고속화 하여, 이에 따른 FPGA구현 결과를 제시하였다. 고속 LDPC 복호기를 구현하기 위해서는 알고리즘 측면과 구현 측면에서 여러 가지 문제점이 있다. 알고리즘 측면에서는 첫째, LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크 노드를 기반으로 하여 복호화 과정을 거치는 horizontal shuffle scheduling(HSS) 알고리즘을 적용하여 기존의 반복 횟수를 줄일 수 있는 방안을 연구 하였다. 구현 측면에서 복호 속도를 높이기 위해서는 데이터의 많은 병렬 처리가 필요하다. 이러한 병렬 처리에 의해 노드 업데이트 연산 역시 병렬 처리가 가능하다. Check Node Update의 경우 look up table(LUT)이 필요하다. 이는 critical path의 주요 원인이 되는 부분으로 LUT 연산을 하지 않고 성능 열화를 최소화 하는 self-correction normalized min sum(SC-NMS) 연산 방식을 제안하였고, 최적의CNU 연산 방식에 따른 복호기 구조를 제안하고 FPGA 구현 결과, 복호 속도가 약 40 % 개선됨을 알 수 있다.

복잡도를 줄인 LDPC 복호를 위한 새로운 Simplified Sum-Product 알고리즘 (New Simplified Sum-Product Algorithm for Low Complexity LDPC Decoding)

  • 한제희;선우명훈
    • 한국통신학회논문지
    • /
    • 제34권3C호
    • /
    • pp.322-328
    • /
    • 2009
  • 본 논문은 BER 성능을 높인 LDPC 복호를 위한 새로운 SSP 알고리즘을 제안한다. 제안하는 SSP 알고리즘은 추가적인 연산 없이 곱셈 연산과 나눗셈 연산을 덧셈 연산과 뺄셈 연산으로 대체가 가능하다. 제안하는 SSP 알고리즘은 In[tanh(x)] 함수와 $tanh^{-1}[exp(x)]$ 함수를 각각의 양자화 테이블을 사용하여 단순화하기 때문에 연산 복잡도를 줄일 수 있다. 시뮬레이션 결과 제안하는 SSP 알고리즘은 기존의 근사화 SP 알고리즘과 비교하여 BER 성능을 $0.3\;{\sim}\;0.8\;dB$ 향상시킨 것을 보여준다.

다중 블록길이와 부호율을 지원하는 IEEE 802.11n용 LDPC 복호기 (A LDPC decoder supporting multiple block lengths and code rates of IEEE 802.11n)

  • 나영헌;박해원;신경욱
    • 한국정보통신학회논문지
    • /
    • 제15권6호
    • /
    • pp.1355-1362
    • /
    • 2011
  • 본 논문에서는 IEEE 802.11n 무선 랜 표준에 규정된 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 LDPC 복호기를 최소합 알고리듬과 layered 복호방식을 적용하여 설계하였다. 검사노드 값과 패리티 검사 행렬 정보의 효율적인 저장방법을 통해 메모리 용량을 최소화하였으며, 또한 효율적인 검사노드 메모리 어드레싱 방법을 적용하여 stall 없이 메모리 읽기/쓰기가 가능하도록 하였다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, $0.18-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164~212 Mbps의 성능을 갖는 것으로 평가되었다.

LDPC Coded OFDM 시스템에서 적응형 비트 로딩을 고려한 Sum-Product 복호기 성능에 관한 연구 (A Study about Performance of Sum-Product Decoder Considering Adaptive Bit-Loading in LDPC Coded OFDM Systems)

  • 오휘명;김영선;이재조
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 제37회 하계학술대회 논문집 D
    • /
    • pp.2027-2028
    • /
    • 2006
  • 추정된 채널 정보를 바탕으로 적용하는 적응형 비트 로딩 방식은, 전력선 통신 시스템의 고속화 및 대용량 데이터 전송을 위해 최근 대두되고 있는 LDPC(Low Density Parity Check) coded OFDM 시스템에 대해, 한정된 주파수 대역과 신호 전력의 효율적 사용을 제공한다. 그러나 적응형 비트로딩 방식은 한정된 수의 일정 SNR(신호대 잡음 전력비) 구간에 대한 mapping 방식으로 적용되기 때문에 송수신 과정에서 추정된 채널 정보를 이용하는 sum-product 복호기가 채널 변화에 민감하게 반응하지 못하는 상황이 발생하며, 결국 송신단에서 채널 추정 결과를 바탕으로 선택된 SNR 범위에 대해서는 실제 수신되는 신호에 대한 SNR과의 차이가 존재하고 시스템의 성능은 그 만큼의 성능 열하로 나타나게 된다. 본 논문에서는 이러한 성능 열하 정도를 시뮬레이션을 통해 확인하였다.

  • PDF

Construction of Structured q-ary LDPC Codes over Small Fields Using Sliding-Window Method

  • Chen, Haiqiang;Liu, Yunyi;Qin, Tuanfa;Yao, Haitao;Tang, Qiuling
    • Journal of Communications and Networks
    • /
    • 제16권5호
    • /
    • pp.479-484
    • /
    • 2014
  • In this paper, we consider the construction of cyclic and quasi-cyclic structured q-ary low-density parity-check (LDPC) codes over a designated small field. The construction is performed with a pre-defined sliding-window, which actually executes the regular mapping from original field to the targeted field under certain parameters. Compared to the original codes, the new constructed codes can provide better flexibility in choice of code rate, code length and size of field. The constructed codes over small fields with code length from tenths to hundreds perform well with q-ary sum-product decoding algorithm (QSPA) over the additive white Gaussian noise channel and are comparable to the improved spherepacking bound. These codes may found applications in wireless sensor networks (WSN), where the delay and energy are extremely constrained.

수직자기기록 채널에서 잡음 예측 터보 등화기의 성능 (Performance of Noise-Predictive Turbo Equalization for PMR Channel)

  • 김진영;이재진
    • 한국통신학회논문지
    • /
    • 제33권10C호
    • /
    • pp.758-763
    • /
    • 2008
  • 본 논문에서는 수직자기기록 채널에서 잡음 필터를 사용한 잡음 예측 터보 등화기를 제안한다. 고밀도 수직자기기록 채널에서 잡음 필터는 유색 잡음을 줄여준다. 채널 검출기로 SOVA (Soft Output Viterbi Algorithm)와 Bahl 등이 제안한 BCJR 알고리즘을 사용했으며 외부 오류정정부호로는 Sum-product 알고리즘으로 구현한 LDPC (Low Density Parity Check) 부호를 사용했다. 잡음 필터의 유무, 지터 잡음별, LDPC 부호의 크기별로 실험하였다. LDPC 부호는 부호율이 0.94인 0.5Kbyte (4336, 4096) LDPC 부호를 사용했고 다른 하나는 부호율이 0.97인 1Kbyte (8432, 8192) LDPC 부호를 사용하였다.

LDPC 복호기를 위한 sign-magnitude 수체계 기반의 DFU 블록 설계 (A design of sign-magnitude based DFU block for LDPC decoder)

  • 서진호;박해원;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.415-418
    • /
    • 2011
  • WiMAX, WLAN 등의 무선통신 시스템에 사용되는 LDPC(low-density parity check) 복호기의 핵심 기능블록인 DFU(decoding function unit)의 회로 최적화를 제안한다. 최소합(min-sum) 복호 알고리듬 기반의 DFU는 2의 보수 값과 sign-magnitude 값 사이의 변환이 필요하여 회로가 복잡해진다. 본 논문에서는 sign-magnitude 연산 기반의 DFU를 설계하여 수체계 변환과정을 제거함으로써 회로를 간소화시키고 동작속도를 향상시켰다.

  • PDF

영상 정보의 LDPC 부호화 및 복호기의 FPGA구현 (LDPC Coding for image data and FPGA Implementation of LDPC Decoder)

  • 장은영
    • 한국전자통신학회논문지
    • /
    • 제12권4호
    • /
    • pp.569-574
    • /
    • 2017
  • 잡음이 존재하는 채널환경에서의 정보전송을 위해서는 정보의 부호화 기술이 필요하다. 오류 검출과 정정에 사용되는 여러 가지 부호화 기술 중 Shannon의 한계에 가장 근접한 부호화 기술이 저밀도 패러티 체크(Low density Parity Check :LDPC) 부호이다. LDPC 부호와 sum-product 알고리즘의 조합에 의하여 얻어지는 복호 특성은 터보 부호, RA(Repeat Accumulate) 부호의 성능에 필적하며, 부호장이 매우 긴 경우에는 이들 성능을 추월한다. 본 논문에서는 영상 정보의 LDPC 부호화와 복호화 기술 원리에 관해 설명하고, Sum-product 알고리듬을 사용하는 LDPC 복호기를 FPGA로 구현한다.

Binary Power Control for Sum Rate Maximization of Full Duplex Transmission in Multicell Networks

  • Vo, Ta-Hoang;Hwang, Won-Joo
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 춘계학술대회
    • /
    • pp.583-585
    • /
    • 2016
  • The recent advances in wireless networks area have led to new techniques, such as small cells or full-duplex (FD) transmission, have also been developed to further increase the network capacity. Particularly, full-duplex communication promises expected throughput gain by doubling the spectrum compared to half-duplex (HD) communication. Because this technique permits one set of frequencies to simultaneously transmit and receive signals. In this paper, we focus on the binary power control for the users and the base stations in full-duplex multiple cellulars wireless networks to obtain optimal sum-rate under the effect interference and noise. We investigate with a scenario in there one carrier is assigned to only one user in each cell and construct a model for this problem. In this work, we apply the binary power control by the its simplification in the implemented algorithm for both uplink and downlink simultaneously to maximize sum data rate of the system. At first, we realize the 2-cells case separately to check the optimal power allocation whether being binary. Then, we carry on with N-cells case in general through properties of binary power control.

  • PDF