• 제목/요약/키워드: Channel doping

검색결과 243건 처리시간 0.02초

낮은 온도 하에서 수소처리 시킨 다결정 실리콘을 사용한 새로운 구조의 n-TFT에서 개선된 열화특성 (Improved Degradation Characteristics in n-TFT of Novel Structure using Hydrogenated Poly-Silicon under Low Temperature)

  • 송재열;이종형;한대현;이용재
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2008년도 춘계종합학술대회 A
    • /
    • pp.105-110
    • /
    • 2008
  • 식각 형상비에 의해 경사형 스페이스를 갖는 도핑 산화막을 이용한 LDD 영역을 갖도록 제작한 다결정 TFT의 새로운 구조를 제안한다. 소자 특성의 신뢰성을 위해 수소($H_2$)와 수소/플라즈마 처리 공정으로 다결정 실리콘에 수소 처리시킨 n-채널 다결정 실리콘 TFT 소자를 제작하였다. 소자에 최대 누설전류의 게이트 전압 조건에서 소자에 스트레스를 인가시켰다. 게이트 전압 스트레스 조건에 의해 야기되는 열화 특성인자들은 드레인 전류, 문턱전압($V_{th}$), 부-문턱전압 기울기(S), 최대 전달 컨덕턴스($g_m$), 그리고 파워인자 값을 측정/추출하였으며, 수소처리 공정이 소자 특성의 열화 결과에 미치는 관계를 분석하였다. 특성 파라미터의 분석 결과로써, 수소화 처리시킨 n-채널 다결정 실리콘 박막 트랜지스터에서 열화특성의 원인들은 다결정 실리콘/산화막의 계면과 다결정 실리콘의 그레인 경계에서 실리콘-수소 본드의 해리에 의한 현수 본드의 증가이었다. 이 증가가 소자의 핫-캐리어와 결합으로 개선된 열화 특성의 원인이 되었다. 따라서 새로 제안한 다결정 TFT의 구조는 제작 공정 단계가 간단하며, 소자 특성에서 누설전류가 드레인 영역 근처 감소된 수평 전계에 의해 감소되었다.

  • PDF

화학기상증착법을 이용한 그래핀의 물성 조절: 그래핀과 질소-도핑된 그래핀 (Controlling the Properties of Graphene using CVD Method: Pristine and N-doped Graphene)

  • 박상준;이임복;배동재;남정태;박병준;한영희;김근수
    • KEPCO Journal on Electric Power and Energy
    • /
    • 제1권1호
    • /
    • pp.169-174
    • /
    • 2015
  • 본 연구에서는 그래핀의 인위적인 합성방법인 화학기상증착법을 활용하여 합성 파라미터들을 변화시켜줌으로써 그래핀의 물성을 조절하는 연구를 수행하였다. 먼저, 메탄가스를 탄소원으로 순수 그래핀을 합성하였고, 액상의 피리딘을 원료로 사용하여 질소가 도핑된 그래핀을 합성하였다. 각각의 그래핀의 물성은 라만 분광법, X선 광전자 분광법(XPS)을 통한 기초 광물성 측정과 게이트 전압에 따른 그래핀 채널의 전류-전압 응답특성을 통한 전기적 수송현상 측정에 의해 평가되었다. 메탄가스로 합성된 그래핀의 라만 분광 스펙트럼에서는 G-peak과 2D-peak가 선명히 보였고, XPS에서 C1s-peak가 선명하였고, 아울러 전하중성점은 게이트 전압 약 +4 V 정도에서 나타났다. 피리딘을 원료로 합성된 그래핀의 라만 분광 스펙트럼에서는 D-peak, G-peak 그리고 다소 약해진 2D-peak 등이 보였고, XPS에서는 C1s-peak은 물론 N1s-peak도 나타났으며, 전하중성점은 게이트 전압 약 -96 V 정도에서 나타났다. 결과적으로 우리는 화학기상증착법을 활용하여 그래핀의 물성을 성공적으로 조절하였다.

CMOS 소자 응용을 위한 Plasma doping과 Silicide 형성

  • 최장훈;도승우;서영호;이용현
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2009년도 제38회 동계학술대회 초록집
    • /
    • pp.456-456
    • /
    • 2010
  • CMOS 소자가 서브마이크론($0.1\;{\mu}m$) 이하로 스케일다운 되면서 단채널 효과(short channel effect), 게이트 산화막(gate oxide)의 누설전류(leakage current)의 증가와 높은 직렬저항(series resistance) 등의 문제가 발생한다. CMOS 소자의 구동전류(drive current)를 높이고, 단채널 효과를 줄이기 위한 가장 효율적인 방법은 소스 및 드레인의 얕은 접합(shallow junction) 형성과 직렬 저항을 줄이는 것이다. 플라즈마 도핑 방법은 플라즈마 밀도 컨트롤, 주입 바이어스 전압 조절 등을 통해 저 에너지 이온주입법보다 기판 손상 및 표면 결함의 생성을 억제하면서 고농도로 얕은 접합을 형성할 수 있다. 그리고 얕은 접합을 형성하기 위해 주입된 불순물의 활성화와 확산을 위해 후속 열처리 공정은 높은 온도에서 짧은 시간 열처리하여 불순물 물질의 활성화를 높여주면서 열처리로 인한 접합 깊이를 얕게 해야 한다. 그러나 접합의 깊이가 줄어듦에 따라서 소스 및 드레인의 표면 저항(sheet resistance)과 접촉저항(contact resistance)이 급격하게 증가하는 문제점이 있다. 이러한 표면저항과 접촉저항을 줄이기 위한 방안으로 실리사이드 박막(silicide thin film)을 형성하는 방법이 사용되고 있다. 본 논문에서는 (100) p-type 웨이퍼 He(90 %) 가스로 희석된 $PH_3$(10 %) 가스를 사용하여 플라즈마 도핑을 실시하였다. 10 mTorr의 압력에서 200 W RF 파워를 인가하여 플라즈마를 생성하였고 도핑은 바이어스 전압 -1 kV에서 60 초 동안 실시하였다. 얕은 접합을 형성하기 위한 불순물의 활성화는 ArF(193 nm) excimer laser를 통해 $460\;mJ/cm^2$의 에니지로 열처리를 실시하였다. 그리고 낮은 접촉비저항과 표면저항을 얻기 위해 metal sputter를 통해 TiN/Ti를 $800/400\;{\AA}$ 증착하고 metal RTP를 사용하여 실리사이드 형성 온도를 $650{\sim}800^{\circ}C$까지 60 초 동안 열처리를 실시하여 $TiSi_2$ 박막을 형성하였다. 그리고 $TiSi_2$의 두께를 측정하기 위해 TEM(Transmission Electron Microscopy)을 측정하였다. 화학적 결합상태를 분석하기 위해 XPS(X-ray photoelectronic)와 XRD(X-ray diffraction)를 측정하였다. 접촉비저항, 접촉저항과 표면저항을 분석하기 위해 TLM(Transfer Length Method) 패턴을 제작하여 I-V 특성을 측정하였다. TEM 측정결과 $TiSi_2$의 두께는 약 $580{\AA}$ 정도이고 morphology는 안정적이고 실리사이드 집괴 현상은 발견되지 않았다. XPS와 XRD 분석결과 실리사이드 형성 온도가 $700^{\circ}C$에서 C54 형태의 $TiSi_2$ 박막이 형성되었고 가장 낮은 접촉비저항과 접촉저항 값을 가진다.

  • PDF