• 한국콘텐츠학회논문지
• /
• 제7권1호
• /
• pp.40-47
• /
• 2007

단백질 매크로 어레이 영상에서 단백질 칩 각각의 특징을 규명하는 것은 중요한 것이다. 사람의 시각에 의한 판단은 많은 단백질 칩 영상을 실험할 경우, 장시간의 관찰과 그로 인한 오류가 발생할 수 있다. 따라서 시뮬레이터를 통한 특성 파악이 필요하게 되고, 매크로 어레이 스캔 영상에 대해 특성 분석을 할 경우 효율을 극대화할 수 있다. 형광 스캔 영상에 있어서, 각 셀의 반응도는 컬러 영상의 R, G, B 분포에 의존하여 왔다. 그러나 중첩되는 영상의 경우는 한쪽으로 구분하여 분류하기가 어렵다. 본 논문은 이러한 단점을 극복하기 위해 사용자가 원하는 색상에 대한 퍼지 측도 값을 적용한 퍼지 적분 값으로서 단백질 칩의 반응색상을 구분 지었다. Scan Array 5000에 의해 구성된 매크로 어레이 형광 영상들에 대해 실험한 결과, 퍼지 적분을 사용한 제안 방법이 모호한 색상에 대해 결정을 내릴 수 있는 요소가 됨을 보여 주었다.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.15-20
• /
• 2009

레이저 광 산란을 이용한 검출 시스템 및 레이저를 이용한 광학적 검출에 있어서 높은 발광 강도를 통해 궁극적으로 높은 효율의 광 산란 신호를 광검출기에서 얻기 위해서는 발광 레이저빔을 미세유체 칩의 채널 중앙에 집광하는 것이 매우 중요하다. 본 논문을 통해 레이저 광 산란을 이용한 세포 검출을 위해 PDMS 마이크로렌즈가 집적화된 PDMS 미세유체 칩을 소개하고자 한다. 기존에 제작된 PDMS 미세유체 칩 위에 간편히 정렬하여 올려놓아 사용함으로써 검출 효율을 증가시킬 수 있는 PDMS 마이크로렌즈를 제작하였다. PDMS 마이크로렌즈는 포토레지스트 리플로우와 PDMS 복제 몰딩에 의해 제작되었다. 이 제작 방법은 간단하며 높은 치수 정확성 및 좋은 마이크로렌즈의 성능을 제공한다. PDMS 미세유체 칩 위에 집적화된 PDMS 마이크로렌즈가 적혈구를 이용한 레이저 광 산란을 통한 세포 검출 실험에서 레이저 강도를 증가시켜 신호대잡음비 및 감도를 증가시킴을 검증하였다.

• 한국통신학회논문지
• /
• 제26권11C호
• /
• pp.148-156
• /
• 2001

본 논문에서는 RISC 마이크로프로세서에 DSP프로세서를 추가하여 멀티미디어 기능이 강화된 응용에 알맞은 마이크로프로세서(YS-RDSP)를 제안한다. YS-RDSP는 최대 4개의 명령어를 동시에 병렬로 처리할 수 있다. 프로그램의 크기를 줄이기 위해 YS-RDSP는 16비트와 32비트의 두 가지 명령어 길이를 지원한다. YS-RDSP는 칩 하나로 RISC마이크로프로세서의 programmability 및 제어능력에 DSP의 처리능력을 제공하기 위하여 8-KByte ROM과 8-KByte RAM을 내장하고 있다. 칩 내에 있는 주변장치중 하나인 시스템 컨트롤러는 저전압 동작을 위한 3가지의 전압강하모드를 지원하며 SLEEP명령어는 CPU코어와 주변장치의 동작상태를 변환시킨다. YS-RDSP프로세서는 Verilog-HDL를 이용하여 하향식설계방식으로 구현되었고 C-언어로 작성된 사이클 단위 시뮬레이터를 이용하여 개선되고 검증되었다. 검증된 모델은 0.6um, 3.3V CMOS 표준 셀 라이브러리로 합성되었으며 자동화 P&R에 의해 10.7mm8.4mm코어 면적을 갖도록 레이아웃 되었다.

• 대한전자공학회논문지
• /
• 제25권9호
• /
• pp.1115-1124
• /
• 1988

A two-dimensional systolic array for fast Fourier transform, which has a regular and recursive VLSI architecture is presented. The array is constructed with identical processing elements (PE) in mesh type, and due to its modularity, it can be expanded to an arbitrary size. A processing element consists of two data routing units, a butterfly arithmetic unit and a simple control unit. The array computes FFT through three procedures` I/O pipelining, data shuffling and butterfly arithmetic. By utilizing parallelism, pipelining and local communication geometry during data movement, the two-dimensional systolic array eliminates global and irregular commutation problems, which have been a limiting factor in VLSI implementation of FFT processor. The systolic array executes a half butterfly arithmetic based on a distributed arithmetic that can carry out multiplication with only adders. Also, the systolic array provides 100% PE activity, i.e., none of the PEs are idle at any time. A chip for half butterfly arithmetic, which consists of two BLC adders and registers, has been fabricated using a 3-um single metal P-well CMOS technology. With the half butterfly arithmetic execution time of about 500 ns which has been obtained b critical path delay simulation, totla FFT execution time for 1024 points is estimated about 16.6 us at clock frequency of 20MHz. A one-PE chip expnsible to anly size of array is being fabricated using a 2-um, double metal, P-well CMOS process. The chip was layouted using standard cell library and macrocell of BLC adder with the aid of auto-routing software. It consists of around 6000 transistors and 68 I/O pads on 3.4x2.8mm\ulcornerarea. A built-i self-testing circuit, BILBO (Built-In Logic Block Observation), was employed at the expense of 3% hardware overhead.

• 생명과학회지
• /
• 제34권5호
• /
• pp.339-355
• /
• 2024

폐는 생리학적 기능과 해부 조직학적 구조 측면을 통합적으로 고려하여 분석해야만 하는 매우 복잡한 조직이기 때문에 폐질환의 병리학적 연구와 흡입독성 평가에 현재까지 주로 동물모델을 사용하고 있다. 그러나 실험동물 윤리와 동물복지를 이유로 점차적으로 실험동물 수를 줄이자는 전세계적인 움직임에 맞춰 생체 외 동물실험 대체법들이 집중적으로 개발되고 있다. 특히 경제협력개발기구(OECD)와 미국 환경보호청(USEPA)은 2030년대 이후, 동물실험을 금지하기로 잠정적으로 합의함에 따라 의생명공학과 제약 분야에서 생체 외 흡입 독성 및 폐질환 모델들을 확립하고 개발된 모델을 이용한 평가 법들의 표준화 연구가 활발하다. 그 모델 중에 예를 들어, 생체칩(organ-on-a-chip, OoC) 및 오가노이드(organoid) 모델은 3차원 바이오 프린터, 미세 유체 시스템, 인공지능(artificial intelligent) 기술들과 접목되어 연구되고 있다. 이러한 생체 장기를 모방한 복합 장기 생체 외 모델링 시스템은 개체 차이를 가지는 생체 내 동물 실험에 비해 복잡한 생물학적 환경을 보다 정확하게 모방할 수 있을 것으로 기대되고 있으나 생체 모방성, 재현성, 민감성, 기반 데이터베이스의 부족 등 아직은 여러 한계점도 가지고 있다. 따라서 본 리뷰 논문에서는 만능성 줄기 세포 또는 암세포를 이용한 폐포, 폐 공기액 인터페이스(air-liquid interface, ALI) 시스템, 트랜스웰 멤브레인(transwell membrane)을 포함하여 폐 OoC 및 오가노이드의 최근 생체 외 폐 시스템 연구결과들과 AI와 접목된 인실리코(in silico) 폐 모델링에 대한 결과들의 현황을 살펴보고자 한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.739-742
• /
• 2005

In this paper, an efficient detection algorithm for the flicker, which is caused by mismatching between light frequency and exposure time at CMOS image sensor (CIS), is proposed. The flicker detection can be implemented by specific hardware or complex signal processing logic. However it is difficult to implement on single chip image sensor, which has pixel, CDS, ADC, and ISP on a die, because of limited die area. Thus for the flicker detection, the simple algorithm and high accuracy should be achieved on single chip image sensor,. To satisfy these purposes, the proposed algorithm organizes only simple operation, which calculates the subtraction of horizontal luminance mean between continuous two frames. This algorithm was verified with MATLAB and Xilinx FPGA, and it is implemented with Magnachip 0.18 standard cell library. As a result, the accuracy is 95% in average on FPGA emulation and the consumed gate count is about 7,500 gates (@40MHz) for implementation using Magnachip 0.18 process.

• Tribology and Lubricants
• /
• 제21권2호
• /
• pp.71-76
• /
• 2005

This paper compares of mechanical tensile properties of 6 kinds of copper foil. The beam lead made with copper foil. Different from other package type such as plastic package, Chip Size Package has a reliability problem in beam lead rather than solder joint in board level. A new tensile loading system was developed using voice-coil actuator. The new tensile loading system has a load cell with maximum capacity of 20 N and a non-contact position measuring system based on the principle of capacitance micrometry with 0.1nm resolution for displacement measurement. Strain was calculated from the measured displacement using FE analysis. The comparison of mechanical properties helps designer of package to choose copper for ensuring reliability of beam lead in early stage of semiconductor development.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1296-1299
• /
• 2002

We implemented a CD signal processor operated on a CAV 48-speed CD-ROM drive into a VLSI. The CD signal processor is a mixed mode monolithic IC including servo-processor, data recovery, data-processor, and I-bit DAC. For servo signal processing, we included a DSP core, while, for CAV mode playback, we adopted a PLL with a wide recovery range. Data processor (DP) was designed to meet the yellow book specification.［2］So, the DP block consists of EFM demodulator, C1/C2 ECC block, audio processor and a block transferring data to an ATAPI chip. A modified Euclid's algorithm was used as a key equation solver for the ECC block To achieve the high-speed decoding, the RS decoder is operated by a pipelined method. Audio playability is increased by playing a CD-DA disc at the speed of 12X or 16X. For this, subcode sync and data are processed in the same way as main data processing. The overall performance of IC is verified by measuring a transfer rate from the innermost area of disc to the outermost area. At 48-speed, the operating frequency is 210 ㎒, and this chip is fabricated by 0.35 um STD90 cell library of Samsung Electronics.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1940-1943
• /
• 2002

In this paper, we presented the design and implementation of 155Mbps satellite Modem adaptively compensated against the rain attenuation. In order to compensate the rain attenuation over high-speed satellite ink, the adaptive coding schemes with variable coding rates and the pragmatic TCM that can be decoded both the QPSK and TC-8PSK using same Viterbi decoder was studied and analyzed. The pragmatic TCM with rate 213, selected to the optimal parameters for implementation, was modeled by VHDL in this paper. The key design issues are how to achieve a high data rate and how to integrated into a single ASIC chip various functions such as the different data rates, Scrambler/descrambler, Interleaver, Encoder/decoder, and BPSK/QPSK/8PSK modulator/demodulator. The implemented 155M0ps adaptive MODEM has the simplified interface circuits among the many functional blocks, and parallel processing architecture to achieve the high data rate. This 155Mbps adaptive MODEM was designed and implemented by single ASIC chip with the 0.25 $\mu\textrm{m}$ CMOS standard cell technology.

• 전자공학회논문지C
• /
• 제34C권2호
• /
• pp.1-11
• /
• 1997

We developed a base station modulator ASIC for CDMA digital cellular system. In CDMA digital cellular system, the modulation is performed by convolutional encoding and QPSK with spread spectrum. The function blocks of base station modulator are CRC, convolutional encoder, interleaver pseudo-moise scrambler, power control bit puncturing, walsh cover, QPSK, gain controller, combiner and multiplexer. Each function block was designed by the logic synthesis of VHDL codes. The VHDL code was described at register transfer level and the size of code is about 8,000 lines. The circuit simulation and logic simulation were performed by COMPASS tools. The chip (ES-C2212B CMB) contains 25,205 gates and 3 Kbit SRAM, and its chip size is 5.25 mm * 5,45 mm in 0.8 mm CMOS cell-based design technology. It is packaged in 68 pin PLCC and the power dissipation at 10MHz is 300 mW at 5V. The ASIC has been fully tested and successfully working on the CDMA base station system.